

Docket No.: 49657-844

PATENT

JC813 U.S. PTO
09/717215
11/22/00

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Akira OHTA, et al.

Serial No.:

Group Art Unit:

Filed: November 22, 2000

Examiner:

For: HIGH EFFICIENCY AMPLIFIER WITH AMPLIFIER ELEMENT, RADIO
TRANSMISSION DEVICE THEREWITH AND MEASURING DEVICE THEREFOR

3/29/02
Shuman
5/2/02

**CLAIM OF PRIORITY AND
TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT**

Assistant Commissioner for Patents
Washington, DC 20231

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2000-143441,
filed May 16, 2000

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Becker
Stephen A. Becker
Registration No. 26,527

600 13th Street, N.W.
Washington, DC 20005-3096
(202) 756-8000 SAB:klm
Date: November 22, 2000
Facsimile: (202) 756-8087

日本国特許庁
PATENT OFFICE
JAPANESE GOVERNMENT

49657-844
NOVEMBER 22 2000
OITA et al.

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されて
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed
with this Office.

出願年月日
Date of Application:

2000年 5月16日

出願番号
Application Number:

特願2000-143441

出願人
Applicant(s):

三菱電機株式会社

JC813 U.S. PTO

09/717215




11/22/00

2000年 6月 9日

特許庁長官
Commissioner,
Patent Office

近藤隆彦



出証番号 出証特2000-3044

【書類名】 特許願

【整理番号】 524557JP01

【提出日】 平成12年 5月16日

【あて先】 特許庁長官殿

【国際特許分類】 H04B 1/00

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会
社内

【氏名】 太田 彰

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会
社内

【氏名】 井上 晃

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100091409

【弁理士】

【氏名又は名称】 伊藤 英彦

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100096792

【弁理士】

【氏名又は名称】 森下 八郎

【手数料の表示】

【予納台帳番号】 008693

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 高効率増幅器、当該高効率増幅器を備える無線送信装置および
当該高効率増幅器を評価するための測定装置

【特許請求の範囲】

【請求項 1】 入力インピーダンスが標準インピーダンスよりも低く、出力
インピーダンスが実質的に前記標準インピーダンスに一致する非可逆回路素子と
接続される高効率増幅器であって、

入力信号を受ける入力端子と、

前記非可逆回路素子と接続される出力端子と、

前記入力信号を増幅するための増幅素子と、

前記増幅素子と前記出力端子との間に配置され、前記増幅素子の出力信号にお
ける高調波を処理する 1 個または複数個の高調波処理回路とを備える、高効率増
幅器。

【請求項 2】 前記標準インピーダンスは、50 オームであって、

前記出力端子における出力インピーダンスは、実質的に 3 オーム～30 オーム
の範囲である、請求項 1 に記載の高効率増幅器。

【請求項 3】 前記 1 個または複数個の高調波処理回路の中の少なくとも 1
つが、

前記高調波のインピーダンスを整合する、請求項 2 に記載の高効率増幅器。

【請求項 4】 前記 1 個または複数個の高調波処理回路の中の少なくとも 1
つが、

前記高調波による高調波漏洩電力を抑制する、請求項 2 に記載の高効率増幅器
。

【請求項 5】 前記 1 個または複数個の高調波処理回路の中の少なくとも 1
つが、

前記高調波に対して開放負荷となる、請求項 2 に記載の高効率増幅器。

【請求項 6】 前記 1 個または複数個の高調波処理回路の中の少なくとも 1
つが、

前記高調波に対して短絡負荷となる、請求項 2 に記載の高効率増幅器。

【請求項 7】 前記複数個の前記高調波処理回路の共振周波数の各々は、互いに異なる、請求項 1 または 2 に記載の高効率増幅器。

【請求項 8】 前記増幅素子と前記出力端子との間に、前記増幅素子の出力信号における基本波のインピーダンスを微調整する基本波調整回路をさらに備える、請求項 1 または 2 に記載の高効率増幅器。

【請求項 9】 前記高調波処理回路は、
容量素子と前記容量素子に結合される寄生インダクタとで構成される、請求項 1 ～ 8 のいずれかに記載の高効率増幅器。

【請求項 1 0】 前記容量素子は、
チップコンデンサである、請求項 9 に記載の高効率増幅器。

【請求項 1 1】 前記寄生インダクタは、
マイクロストリップ線路である、請求項 9 に記載の高効率増幅器。

【請求項 1 2】 前記増幅素子と前記出力端子との間に配置される、結合回路をさらに備え、
前記結合回路は、
入力電力に対応する電力を前記出力端子側に出力する第 1 出力端子と、
前記第 1 出力端子の出力する電力の所定の割合の電力を出力する第 2 出力端子とを含む、請求項 1 または 2 に記載の高効率増幅器。

【請求項 1 3】 前記 1 個または複数個の高調波処理回路を含む、前記増幅素子の出力信号のインピーダンスを整合するための出力整合回路をさらに備え、
前記出力整合回路は、
信号を伝送する信号線路と、前記増幅素子にバイアスを供給するバイアス回路と、前記 1 個または複数個の高調波処理回路を含む前記信号線路に並列に接続される 1 個または複数個の素子とのみで構成される、請求項 1 ～ 1 2 のいずれかに記載の高効率増幅器。

【請求項 1 4】 前記 1 個または複数個の高調波処理回路を含む、前記増幅素子の出力信号のインピーダンスを整合するための出力整合回路をさらに備え、
前記出力整合回路は、
信号を伝送する信号線路と、前記増幅素子にバイアスを供給するバイアス回路

と、前記 1 個または複数個の高調波処理回路を含む前記信号線路に並列に接続される 1 個または複数個の第 1 素子と、前記信号線路に直列に接続される容量以外の 1 個または複数個の第 2 素子とのみで構成される、請求項 1 ～ 1 2 のいずれかに記載の高効率増幅器。

【請求項 1 5】 入力信号を受ける入力端子と、
 信号を出力する出力端子と、
 前記入力信号を増幅するための増幅素子と、
 前記増幅素子の出力信号のインピーダンスを整合するための出力整合回路とを備え、
 前記出力整合回路は、
 信号を伝送する信号線路と、前記増幅素子にバイアスを供給するバイアス回路と、前記信号線路に並列に接続される 1 個または複数個の素子とのみで構成される、高効率増幅器。

【請求項 1 6】 前記 1 個または複数個の素子は、
 前記増幅素子と前記出力端子との間に配置され、前記増幅素子の出力信号における高調波を処理する高調波処理回路を含む、請求項 1 5 に記載の高効率増幅器。

【請求項 1 7】 入力信号を受ける入力端子と、
 信号を出力する出力端子と、
 前記入力信号を増幅するための増幅素子と、
 前記増幅素子の出力信号のインピーダンスを整合するための出力整合回路とを備え、
 前記出力整合回路は、
 信号を伝送する信号線路と、前記増幅素子にバイアスを供給するバイアス回路と、前記信号線路に並列に接続される 1 個または複数個の第 1 素子と、前記信号線路に直列に接続される容量以外の 1 個または複数個の第 2 素子とのみで構成される、高効率増幅器。

【請求項 1 8】 前記 1 個または複数個の第 1 素子は、
 前記増幅素子と前記出力端子との間に配置され、前記増幅素子の出力信号にお

ける高調波を処理する高調波処理回路を含む、請求項 1 7 に記載の高効率増幅器。

【請求項 1 9】 入力信号を受ける入力端子と、
信号を出力する出力端子と、
前記入力信号を増幅するための増幅素子と、
前記増幅素子から出力された信号のインピーダンスを整合するための出力整合回路とを備え、
前記出力整合回路は、
前記入力信号における直流バイアス成分をカットするための複数の容量素子を含み、
前記複数の容量素子は、前記入力端子と前記出力端子との間に並列に配置される、高効率増幅器。

【請求項 2 0】 前記複数の容量素子のそれぞれは、
チップコンデンサである、請求項 1 9 に記載の高効率増幅器。

【請求項 2 1】 標準インピーダンスの第 1 伝送線路と前記標準インピーダンスよりも低いインピーダンスの第 2 伝送線路との間に配置される高効率増幅器であって、
前記第 1 伝送線路から入力信号を受ける入力端子と、
前記第 2 伝送線路と接続される出力端子と、
前記入力信号を増幅するための増幅素子と、
前記入力端子と前記出力端子との間の信号径路に形成される、インピーダンスの調整が可能な低インピーダンス線路部とを備える、高効率増幅器。

【請求項 2 2】 前記増幅素子と前記出力端子との間に配置され、前記増幅素子の出力信号における高調波を処理する高調波処理回路をさらに備え、
前記標準インピーダンスは、5 0 オームであって、
前記出力端子における出力インピーダンスは、実質的に 3 オーム～3 0 オームの範囲である、請求項 2 1 に記載の高効率増幅器。

【請求項 2 3】 前記低インピーダンス線路部は、
一部分が前記信号径路から切離し可能なように形成される、信号を伝送する低

インピーダンス伝送線路を含む、請求項 2 1 または 2 2 に記載の高効率増幅器。

【請求項 2 4】 前記低インピーダンス線路部は、

信号を伝送する低インピーダンス伝送線路と、前記低インピーダンス伝送線路と接続可能な、前記低インピーダンス伝送線路と所定間隔をおいて配置されるパッドとを含む、請求項 2 1 または 2 2 に記載の高効率増幅器。

【請求項 2 5】 標準インピーダンスの第 1 伝送線路と前記標準インピーダンスよりも低いインピーダンスの第 2 伝送線路との間に配置される高効率増幅器であって、

基板と、

前記第 1 伝送線路から入力信号を受ける入力端子と、

前記第 2 伝送線路と接続される出力端子と、

前記基板上に形成される、前記入力信号を増幅するための増幅素子と、

前記基板上に形成される、前記入力端子と前記出力端子との間の信号径路に形成される低インピーダンス線路部とを備え、

前記低インピーダンス線路部は、信号を伝送する低インピーダンス伝送線路と、前記基板と誘電率の異なる高誘電率基板とにより形成される、高効率増幅器。

【請求項 2 6】 前記増幅素子と前記出力端子との間に配置され、前記増幅素子の出力信号における高調波を処理する高調波処理回路をさらに備え、

前記標準インピーダンスは、50 オームであって、

前記出力端子における出力インピーダンスは、実質的に 3 オーム～30 オームの範囲である、請求項 2 5 に記載の高効率増幅器。

【請求項 2 7】 前記高誘電率基板は、

前記基板上に形成される、請求項 2 5 または 2 6 に記載の高効率増幅器。

【請求項 2 8】 前記高誘電率基板は、

前記基板内に形成される、請求項 2 5 または 2 6 に記載の高効率増幅器。

【請求項 2 9】 第 1 インピーダンスの第 1 伝送線路と第 1 インピーダンスと異なる第 2 インピーダンスの第 2 伝送線路との間に接続される高効率増幅器であって、

前記第 1 伝送線路から入力信号を受ける入力端子と、

前記第 2 伝送線路と接続される出力端子と、

前記入力端子と前記出力端子との間に配置され、前記入力信号を増幅するための増幅素子と、

前記入力端子と前記出力端子との間に配置され、信号を伝送する低インピーダンス伝送線路とを備え、

前記低インピーダンス伝送線路は、

接地電位との間隔が、前記第 1 伝送線路と接地電位との間隔と異なるように形成される、高効率増幅器。

【請求項 3 0】 前記第 2 インピーダンスは、前記第 1 インピーダンスよりも低く、

前記低インピーダンス伝送線路と接地電位との間隔は、前記第 1 伝送線路と接地電位との間隔より小さい、請求項 2 9 に記載の高効率増幅器。

【請求項 3 1】 第 1 インピーダンスの第 1 伝送線路と第 1 インピーダンスと異なる第 2 インピーダンスの第 2 伝送線路との間に接続される高効率増幅器であって、

前記第 1 伝送線路から入力信号を受ける入力端子と、

前記第 2 伝送線路と接続される出力端子と、

前記入力端子と前記出力端子との間に配置され、前記入力信号を増幅するための増幅素子とを備え、

前記入力端子と前記出力端子とは、接続される伝送線路のインピーダンスに合わせて互いに異なるサイズで形成する、高効率増幅器。

【請求項 3 2】 前記第 2 インピーダンスは、前記第 1 インピーダンスよりも低く、

前記出力端子のサイズは、前記入力端子のサイズよりも大きい、請求項 3 1 に記載の高効率増幅器。

【請求項 3 3】 出力インピーダンスが標準インピーダンスよりも低い高効率増幅器と、

入力インピーダンスが前記標準インピーダンスよりも低く、出力インピーダンスが実質的に前記標準インピーダンスに一致する非可逆回路素子と、

前記高効率増幅器と前記非可逆回路素子とを接続する伝送線路とを備え、
前記高効率増幅器は、
入力信号を受ける入力端子と、
前記伝送線路を介して非可逆回路素子と接続される出力端子と、
前記入力信号を増幅するための増幅素子と、
前記増幅素子と前記出力端子との間に配置され、前記増幅素子の出力信号における高調波を処理する 1 個または複数個の高調波処理回路とを含む、無線送信装置。

【請求項 3 4】 前記標準インピーダンスは、50 オームであって、
前記高効率増幅器における出力インピーダンスは、実質的に 3 オーム～30 オームの範囲である、請求項 3 3 に記載の無線送信装置。

【請求項 3 5】 前記 1 個または複数個の高調波処理回路の中の少なくとも 1 つが、
前記高調波のインピーダンスを整合する、請求項 3 4 に記載の無線送信装置。

【請求項 3 6】 前記 1 個または複数個の高調波処理回路の中の少なくとも 1 つが、
前記高調波による高調波漏洩電力を抑制する、請求項 3 4 に記載の無線送信装置。

【請求項 3 7】 前記 1 個または複数個の高調波処理回路の中の少なくとも 1 つが、
前記高調波に対して開放負荷となる、請求項 3 4 に記載の無線送信装置。

【請求項 3 8】 前記 1 個または複数個の高調波処理回路の中の少なくとも 1 つが、
前記高調波に対して短絡負荷となる、請求項 3 4 に記載の無線送信装置。

【請求項 3 9】 前記複数個の前記高調波処理回路の共振周波数の各々は、互いに異なる、請求項 3 3 または 3 4 に記載の無線送信装置。

【請求項 4 0】 前記高効率増幅器は、
前記増幅素子と前記出力端子との間に、前記増幅素子の出力信号における基本波のインピーダンスを微調整する基本波調整回路をさらに含む、請求項 3 3 また

は 3 4 に記載の無線送信装置。

【請求項 4 1】 前記高調波処理回路は、
容量素子と前記容量素子に結合される寄生インダクタとで構成される、請求項
3 3～4 0 のいずれかに記載の無線送信装置。

【請求項 4 2】 前記容量素子は、
チップコンデンサである、請求項 4 1 に記載の無線送信装置。

【請求項 4 3】 前記寄生インダクタは、
マイクロストリップ線路である、請求項 4 1 に記載の無線送信装置。

【請求項 4 4】 前記高効率増幅器は、
前記増幅素子と前記出力端子との間に配置され、入力電力に対応する電力を前
記出力端子側に出力する第 1 出力端子と、前記第 1 出力端子の出力する電力の所
定の割合の電力を出力する第 2 出力端子とを含む結合回路をさらに含む、請求項
3 3 または 3 4 に記載の無線送信装置。

【請求項 4 5】 高効率増幅器と、
非可逆回路素子と、
前記高効率増幅器と前記非可逆回路素子とを接続する伝送線路とを備え、
前記高効率増幅器は、
入力信号を受ける入力端子と、
前記伝送線路を介して前記非可逆回路素子と接続される出力端子と、
前記入力信号を増幅するための増幅素子と、
前記出力端子と接続され、前記増幅素子の出力信号のインピーダンスを整合す
るための出力整合回路とを含み、
前記出力整合回路は、
信号を伝送する信号線路と、前記増幅素子にバイアスを供給するバイアス回路
と、前記信号線路に並列に接続される 1 個または複数個の素子とのみで構成され
、
前記非可逆回路素子は、
入力した信号のインピーダンスを整合する入力整合回路を含み、
前記入力整合回路にのみ、前記入力信号における直流バイアス成分をカットす

るための容量素子が含まれる、無線送信装置。

【請求項 4 6】 前記高効率増幅器における出力インピーダンスは、実質的に 3 オーム～3 0 オームの範囲である、請求項 4 5 に記載の無線送信装置。

【請求項 4 7】 前記 1 個または複数個の素子は、
前記増幅素子と前記出力端子との間に配置され、前記増幅素子の出力信号における高調波を処理する高調波処理回路を含み、

前記高調波処理回路は、

前記信号線と接地電位との間に直列に配置される容量素子とインダクタとを含む、請求項 4 5 または 4 6 に記載の無線送信装置。

【請求項 4 8】 高効率増幅器と、
非可逆回路素子と、
前記高効率増幅器と前記非可逆回路素子とを接続する伝送線路とを備え、
前記高効率増幅器は、
入力信号を受ける入力端子と、
前記伝送線路を介して前記非可逆回路素子と接続される出力端子と、
前記入力信号を増幅するための増幅素子と、
前記出力端子と接続され、前記増幅素子の出力信号のインピーダンスを整合するための出力整合回路とを含み、

前記出力整合回路は、

信号を伝送する信号線路と、前記増幅素子にバイアスを供給するバイアス回路と、前記信号線路に並列に接続される 1 個または複数個の第 1 素子と、前記信号線路に直列に接続される容量以外の 1 個または複数個の第 2 素子とのみで構成され、

前記非可逆回路素子は、

入力した信号のインピーダンスを整合する入力整合回路を含み、

前記入力整合回路にのみ、前記入力信号における直流バイアス成分をカットするための容量素子が含まれる、無線送信装置。

【請求項 4 9】 前記高効率増幅器における出力インピーダンスは、実質的に 3 オーム～3 0 オームの範囲である、請求項 4 8 に記載の無線送信装置。

【請求項 5 0】 前記 1 個または複数個の第 1 素子は、
前記増幅素子と前記出力端子との間に配置され、前記増幅素子の出力信号における高調波を処理する高調波処理回路を含み、
前記高調波処理回路は、
前記信号線と接地電位との間に直列に配置される容量素子とインダクタとを含む、請求項 4 8 または 4 9 に記載の無線送信装置。

【請求項 5 1】 高効率増幅器と、
非可逆回路素子と、
前記高効率増幅器と前記非可逆回路素子とを接続する伝送線路とを備え、
前記高効率増幅器は、
入力信号を受ける入力端子と、
前記伝送線路を介して前記非可逆回路素子と接続される出力端子と、
前記入力信号を増幅するための増幅素子と、
前記出力端子と接続され、前記増幅素子から出力される信号のインピーダンスを整合するための出力整合回路とを含み、
前記出力整合回路は、
前記入力端子と前記出力端子との間に並列に配置される、前記入力信号における直流バイアス成分をカットするための複数の容量素子を含む、無線送信装置。

【請求項 5 2】 前記高効率増幅器における出力インピーダンスは、実質的に 3 オーム～3 0 オームの範囲である、請求項 5 1 に記載の無線送信装置。

【請求項 5 3】 前記複数の容量素子のそれぞれは、
チップコンデンサである、請求項 5 1 または 5 2 に記載の無線送信装置。

【請求項 5 4】 出力インピーダンスが標準インピーダンスよりも低い高効率増幅器と、
入力インピーダンスが前記標準インピーダンスよりも低く、出力インピーダンスが実質的に前記標準インピーダンスに一致する非可逆回路素子と、
前記高効率増幅器と前記非可逆回路素子とを接続する伝送線路とを備え、
前記高効率増幅器は、
入力信号を受ける入力端子と、

前記伝送線路を介して非可逆回路素子と接続される出力端子と、

前記入力信号を増幅するための増幅素子と、

前記入力端子と前記出力端子との間の信号径路に形成される、インピーダンスの調整が可能な低インピーダンス線路部とを含む、無線送信装置。

【請求項 5 5】 前記高効率増幅器は、

前記増幅素子と前記出力端子との間に配置され、前記増幅素子の出力信号における高調波を処理する高調波処理回路をさらに含み、

前記標準インピーダンスは、50 オームであって、

前記高効率増幅器における出力インピーダンスは、実質的に3 オーム～30 オームの範囲である、請求項 5 4 に無線送信装置。

【請求項 5 6】 前記低インピーダンス線路部は、

一部分が前記信号径路から切離し可能なように形成される、信号を伝送する低インピーダンス伝送線路を含む、請求項 5 4 または 5 5 に記載の無線送信装置。

【請求項 5 7】 前記低インピーダンス線路部は、

信号を伝送する低インピーダンス伝送線路と、前記低インピーダンス伝送線路と接続可能な、前記低インピーダンス伝送線路と所定間隔をおいて配置されるパッドとを含む、請求項 5 4 または 5 5 に記載の無線送信装置。

【請求項 5 8】 基板と、

出力インピーダンスが標準インピーダンスよりも低い高効率増幅器と、

入力インピーダンスが前記標準インピーダンスよりも低く、出力インピーダンスが実質的に前記標準インピーダンスに一致する非可逆回路素子と、

前記基板上に形成される、前記高効率増幅器と前記非可逆回路素子との間の信号径路に形成される低インピーダンス線路部とを備え、

前記低インピーダンス線路部は、信号を伝送する低インピーダンス伝送線路と、前記基板と誘電率の異なる高誘電率基板とにより形成される、無線送信装置。

【請求項 5 9】 前記高効率増幅器は、

入力信号を受ける入力端子と、

前記入力信号を増幅する増幅素子と、

出力端子と、

前記増幅素子と前記出力端子との間に配置され、前記増幅素子の出力信号における高調波を処理する高調波処理回路とを含み、

前記標準インピーダンスは、50オームであって、

前記高効率増幅器における出力インピーダンスは、実質的に3オーム～30オームの範囲である、請求項58に無線送信装置。

【請求項60】 前記高誘電率基板は、
前記基板上に形成される、請求項58または59に記載の無線送信装置。

【請求項61】 前記高誘電率基板は、
前記基板内に形成される、請求項58または59に記載の無線送信装置。

【請求項62】 基板と、
出力インピーダンスが前記標準インピーダンスより低い高効率増幅器と、
入力インピーダンスが前記標準インピーダンスより低く、出力インピーダンスが実質的に前記標準インピーダンスと一致する非可逆回路素子と、
前記基板上に形成される、前記高効率増幅器と前記非可逆回路素子とを接続する低インピーダンス伝送線路とを備え、
前記低インピーダンス伝送線路は、
接地電位との間隔が、前記標準インピーダンスの伝送線路と接地電位との間の間隔と異なるように形成される、無線送信装置。

【請求項63】 前記低インピーダンス伝送線路と接地電位との間隔は、前記標準インピーダンスの伝送線路と接地電位との間の間隔より小さい、請求項62に記載の無線送信装置。

【請求項64】 第1インピーダンスの第1伝送線路と、
前記第1伝送線路とインピーダンスが異なる第2インピーダンスの第2伝送線路と、

前記第1伝送線路と前記第2伝送線路との間に接続される高効率増幅器と、
前記第2伝送線路に接続される非可逆回路素子とを備え、
前記高効率増幅器は、

前記第1伝送線路から入力信号を受ける入力端子と、
前記第2伝送線路と接続される出力端子と、

前記第 1 伝送線路と前記第 2 伝送線路との間に配置される、前記入力信号を増幅するための増幅素子とを含み、

前記入力端子と前記出力端子とは、接続される伝送線路のインピーダンスに合わせて互いに異なるサイズで形成する、無線送信装置。

【請求項 6 5】 前記第 2 インピーダンスは、前記第 1 インピーダンスよりも低く、

前記出力端子のサイズは、前記入力端子のサイズよりも大きい、請求項 6 4 に記載の無線送信装置。

【請求項 6 6】 出力インピーダンスが標準インピーダンスよりも低い高効率増幅器を装着する装着部と、

入力インピーダンスが前記標準インピーダンスよりも低く、出力インピーダンスが実質的に前記標準インピーダンスに一致する非可逆回路素子と、

前記装着部に装着された前記高効率増幅器と前記非可逆回路素子とを電氣的に接続する伝送線路と、

前記非可逆回路素子からの出力を測定する回路とを備える、測定装置。

【請求項 6 7】 前記前記装着部に装着された前記高効率増幅器の動作は、前記非可逆回路素子の出力により測定される、請求項 6 6 に記載の測定装置。

【請求項 6 8】 前記高効率増幅器は、
入力信号を受ける入力端子と、
前記伝送線路を介して前記非可逆回路素子と接続される出力端子と、
前記入力信号を増幅するための増幅素子と、
前記増幅素子と前記出力端子との間に配置され、前記増幅素子の出力信号における高調波を処理する高調波処理回路とを含む、請求項 6 7 に記載の測定装置。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、高効率増幅器、無線送信装置、高効率増幅器のための測定装置に関し、FET（電界効果トランジスタ）やトランジスタ等の増幅用の半導体増幅器から構成される、特に移動通信用機器やマイクロ波帯通信機器等に使用される高

効率増幅器および当該高効率増幅器を備える無線送信装置および当該高効率増幅器のための測定装置に関するものである。

【0 0 0 2】

【従来の技術】

携帯端末機に用いられている従来の無線送信部（従来例 1）について、図 3 3 を用いて説明する。図 3 3 において、無線送信部 9 1 0 0 は、高効率増幅器 1 0 1、非可逆回路素子 1 0 3、および高効率増幅器 1 0 1 と非可逆回路素子 1 0 3 とを接続する伝送線路 1 0 2 を備える。

【0 0 0 3】

高効率増幅器 1 0 1 は、入力整合回路 1 0 4、1 段目アンプ 1 0 5、段間整合回路 1 0 6、2 段目アンプ 1 0 7、および出力整合回路 1 0 8 を含む。高効率増幅器 1 0 1 の入力端子から出力端子までの間に、順に、入力整合回路 1 0 4、1 段目アンプ 1 0 5、段間整合回路 1 0 6、2 段目アンプ 1 0 7、出力整合回路 1 0 8 が接続される。

【0 0 0 4】

出力整合回路 1 0 8 は、高調波処理回路 1 1 1 と基本波整合回路 1 1 2 とを含む。高調波処理回路 1 1 1 は、高調波を処理する回路であって、高調波のインピーダンス整合等を行なう。基本波整合回路 1 1 2 は、基本波のインピーダンス整合を行なう。

【0 0 0 5】

移動体通信機器などではアンテナの状態に関わらず増幅器を効率よく動作させるためにアイソレータ等に非可逆回路素子を用いる。以下、非可逆回路素子の一例として、アイソレータについて説明する。アイソレータ 1 0 3 は、伝送線路 1 0 2 と接続される入力整合回路 1 0 9 と入力整合回路 1 0 9 と出力端子との間に接続されるアイソレータ本体 1 1 0 とを含む。

【0 0 0 6】

高効率増幅器 1 0 1 の出力インピーダンスおよびアイソレータ 1 0 3 の入出力インピーダンスは 5 0 Ω である。これは、従来より高周波機器の評価を行なう高周波測定装置が 5 0 オーム（以下、オームを Ω と記す）終端で構成されているた

めである。一方、2 段目アンプ 1 0 7 の出力インピーダンスは $1 \sim 10 \Omega$ である。このため、基本波整合回路 1 1 2 は、2 段目アンプ 1 0 7 の出力インピーダンス ($1 \sim 10 \Omega$) を 50Ω に変換する変換回路で構成されている。

【0 0 0 7】

入力端子から入力した信号は、高効率増幅器 1 0 1 で増幅される。増幅された信号は伝送線路 1 0 2、アイソレータ 1 0 3 を通過して出力される。アイソレータ 1 0 3 以降で発生する反射波は、アイソレータ 1 0 3 により遮断される。したがって、反射波は高効率増幅器 1 0 1 に戻ることがないため、高効率増幅器 1 0 1 は高効率動作を保持したまま安定動作を行なうことが可能になる。

【0 0 0 8】

【発明が解決しようとする課題】

ところで、携帯端末は近年小型化、軽量化が進んでおり、小型化および軽量化が端末開発の重要な要素となっている。小型化、軽量化にもっとも貢献するのが電池の小型化である。これを一定の通話時間を満たしながら実現するには、消費電力で大きな割合を占める増幅器の高効率化が重要になる。

【0 0 0 9】

しかしながら、上述した無線送信部 9 1 0 0 の構成では、基本波整合回路 1 1 2 における損失が大きく、増幅器の高効率化が困難になっている。

【0 0 1 0】

これに対する効率改善の一手法として、「非可逆回路素子および複合電子部分（特開平 1 0 - 3 2 7 0 0 3 号公報）」に記載されているように、高効率増幅器の出力インピーダンス、非可逆回路素子（アイソレータ）の入力インピーダンスおよび高効率増幅器と非可逆回路素子とを接続する線路のインピーダンス Z を、 $2 \Omega < Z < 12.5 \Omega$ にすることが挙げられる。

【0 0 1 1】

上記文献に挙げられる低インピーダンスアイソレータを用いた無線送信部の例（従来例 2）を、図 3 4 を用いて説明する。図 3 4 に示される無線送信部 9 2 0 0 は、低インピーダンス高効率増幅器 1 1 3、低インピーダンス伝送線路 1 1 4 および低インピーダンスアイソレータ 1 1 5 で構成される。低インピーダンス高

効率増幅器 1 1 3 の出力インピーダンスは、5 0 Ω より低く、低インピーダンスアイソレータ 1 1 5 の入力インピーダンスは 5 0 Ω より低く、出力インピーダンスは 5 0 Ω になっている。

【 0 0 1 2 】

高効率増幅器 1 1 3 は、入力整合回路 1 0 4、1 段目アンプ 1 0 5、段間整合回路 1 0 6 および 2 段目アンプ 1 0 7 で構成される。

【 0 0 1 3 】

アイソレータ 1 1 5 は、アイソレータ本体 1 1 0 およびアイソレータ本体 1 1 0 と伝送線路 1 1 4 との間のインピーダンスの整合を行なう低インピーダンス入力整合回路 1 1 6 を含む。

【 0 0 1 4 】

従来例 2 では、高効率増幅器 1 1 3 の出力インピーダンスは、1 Ω ～ 1 0 Ω (2 段目アンプ 1 0 7 の出力インピーダンス) になる。アイソレータ 1 1 5 における入力整合回路 1 1 6 は、低インピーダンスアイソレータの入力インピーダンスを高効率増幅器 1 1 3 の出力インピーダンスに合わせるように調整する。

【 0 0 1 5 】

従来例 2 を従来例 1 と比較すると、高効率増幅器における出力整合回路が省略されている。したがって、出力整合回路 1 0 8 で発生する損失がなくなり、高効率増幅器とアイソレータとを含めた全体構成における消費電流が小さくなる。しかしながら、従来例 2 には、以下の問題がある。

【 0 0 1 6 】

第 1 に、従来例 1 における基本波整合回路 1 1 2 は、直列インダクタンスと並列キャパシタとの組合わせ等で構成されており、2 次高調波、3 次高調波等の高調波にとっては除去フィルタの役割を果たしている。これに対し、従来例 2 には当該基本波整合回路 1 1 2 が含まれていないため、高調波漏洩電力が増加してしまう。

【 0 0 1 7 】

これを解消するためには、高調波除去フィルタ回路を付加することが有効である。当該フィルタ回路を低インピーダンス線路へ付加する場合と高インピーダン

ス線路へ付加した場合とを比べると、フィルタ回路の高調波のインピーダンスが相対的に小さく見える高インピーダンス回路にフィルタ回路を付加した方が高調波除去効果大きい。このため、従来例 2 では、図 3 4 に示されるように、アイソレータ 1 1 5 の出力側（インピーダンスが 5 0 Ω の伝送線路と接続される）にフィルタ回路 1 1 7 を付加するとよい。

【 0 0 1 8 】

しかしながら、フィルタ回路を付加して高調波漏洩電力を抑えた場合、フィルタ回路で発生する損失により高効率増幅器の消費電流が大きくなる。

【 0 0 1 9 】

また、これらの回路を評価するための従来の測定装置は、標準値である 5 0 Ω を基準に設計されているため、インピーダンスの異なる回路の測定は困難である。

【 0 0 2 0 】

そこで、本発明はかかる問題を解決するためになされたものであり、その目的は、消費電流が低くかつ高効率の高効率増幅器および無線送信装置、ならびに当該高効率増幅器を評価するための測定装置を提供することにある。

【 0 0 2 1 】

【課題を解決するための手段】

この発明のある局面による高効率増幅器は、入力インピーダンスが標準インピーダンスよりも低く、出力インピーダンスが標準インピーダンスに一致する非可逆回路素子と接続される高効率増幅器であって、入力信号を受ける入力端子と、非可逆回路素子と接続される出力端子と、入力信号を増幅するための増幅素子と、増幅素子と出力端子との間に配置され、増幅素子の出力信号における高調波を処理する 1 個または複数個の高調波処理回路とを備える。

【 0 0 2 2 】

好ましくは、標準インピーダンスは、5 0 オームであって、出力端子における出力インピーダンスは、実質的に 3 オーム～3 0 オームの範囲である。

【 0 0 2 3 】

より好ましくは、1 個または複数個の高調波処理回路の中の少なくとも 1 つが

、高調波のインピーダンスを整合する回路、高調波による高調波漏洩電力を抑制する回路、高調波に対して開放負荷となる回路、高調波に対して短絡負荷となる回路等により構成される。

【 0 0 2 4 】

好ましくは、複数個の高調波処理回路の共振周波数の各々は、互いに異なる。

好ましくは、高効率増幅器は、増幅素子と出力端子との間に、増幅素子の出力信号における基本波のインピーダンスを微調整する基本波調整回路をさらに備える。

【 0 0 2 5 】

特に、高調波処理回路は、容量素子と容量素子に結合される寄生インダクタとで構成される。容量素子は、チップコンデンサである。寄生インダクタは、マイクロストリップ線路である。

【 0 0 2 6 】

好ましくは、増幅素子と出力端子との間に配置される、結合回路をさらに備え、結合回路は、入力電力に対応する電力を出力端子側に出力する第 1 出力端子と、第 1 出力端子の出力する電力の所定の割合の電力を出力する第 2 出力端子とを含む。

【 0 0 2 7 】

好ましくは、1 個または複数個の高調波処理回路を含む、増幅素子の出力信号のインピーダンスを整合するための出力整合回路をさらに備える。出力整合回路は、信号を伝送する信号線路と、増幅素子にバイアスを供給するバイアス回路と、1 個または複数個の高調波処理回路を含む信号線路に並列に接続される 1 個または複数個の素子とのみで構成される。もしくは、出力整合回路は、信号を伝送する信号線路と、増幅素子にバイアスを供給するバイアス回路と、1 個または複数個の高調波処理回路を含む、信号線路に並列に接続される 1 個または複数個の第 1 素子と、信号線路に直列に接続される容量以外の 1 個または複数個の第 2 素子とのみで構成される。

【 0 0 2 8 】

この発明のさらなる局面による高効率増幅器は、入力信号を受ける入力端子と

、信号を出力する出力端子と、入力信号を増幅するための増幅素子と、増幅素子の出力信号のインピーダンスを整合するための出力整合回路と備え、出力整合回路は、信号を伝送する信号線路と、増幅素子にバイアスを供給するバイアス回路と、信号線路に並列に接続される 1 個または複数個の素子とのみで構成される。

【 0 0 2 9 】

好ましくは、1 個または複数個の素子は、増幅素子と出力端子との間に配置され、増幅素子の出力信号における高調波を処理する高調波処理回路を含む。

【 0 0 3 0 】

この発明のさらなる局面による高効率増幅器は、入力信号を受ける入力端子と、信号を出力する出力端子と、入力信号を増幅するための増幅素子と、増幅素子の出力信号のインピーダンスを整合するための出力整合回路と備え、出力整合回路は、信号を伝送する信号線路と、増幅素子にバイアスを供給するバイアス回路と、信号線路に並列に接続される 1 個または複数個の第 1 素子と、信号線路に直列に接続される容量以外の 1 個または複数個の第 2 素子とのみで構成される。

【 0 0 3 1 】

好ましくは、1 個または複数個の第 1 素子は、増幅素子と出力端子との間に配置され、増幅素子の出力信号における高調波を処理する高調波処理回路を含む。

【 0 0 3 2 】

この発明のさらなる局面による高効率増幅器は、入力信号を受ける入力端子と、信号を出力する出力端子と、入力信号を増幅するための増幅素子と、増幅素子から出力された信号のインピーダンスを整合するための出力整合回路とを備え、出力整合回路は、入力信号における直流バイアス成分をカットするための複数の容量素子を含み、複数の容量素子は、入力端子と出力端子との間に並列に配置される。複数の容量素子のそれぞれは、チップコンデンサである。

【 0 0 3 3 】

この発明のさらなる局面による高効率増幅器は、標準インピーダンスの第 1 伝送線路と標準インピーダンスよりも低いインピーダンスの第 2 伝送線路との間に接続される高効率増幅器であって、第 1 伝送線路から入力信号を受ける入力端子と、第 2 伝送線路と接続される出力端子と、入力信号を増幅するための増幅素子

と、入力端子と出力端子との間の信号径路に形成される、インピーダンスの調整が可能な低インピーダンス線路部とを備える。

【 0 0 3 4 】

好ましくは、増幅素子と出力端子との間に配置され、増幅素子の出力信号における高調波を処理する高調波処理回路をさらに備え、標準インピーダンスは、50オームであって、出力端子における出力インピーダンスは、実質的に3オーム～30オームの範囲である。

【 0 0 3 5 】

特に、低インピーダンス線路部は、一部分が信号径路から切離し可能なように形成される、信号を伝送する低インピーダンス伝送線路を含む。または、低インピーダンス線路部は、信号を伝送する低インピーダンス伝送線路と、低インピーダンス伝送線路と接続可能な、低インピーダンス伝送線路と所定間隔をおいて配置されるパッドとを含む。

【 0 0 3 6 】

この発明のさらなる局面による高効率増幅器は、標準インピーダンスの第1伝送線路と標準インピーダンスよりも低いインピーダンスの第2伝送線路との間に接続される高効率増幅器であって、基板と、第1伝送線路から入力信号を受ける入力端子と、第2伝送線路と接続される出力端子と、基板上に形成される、入力信号を増幅するための増幅素子と、基板上に形成される、入力端子と出力端子との間の信号径路に形成される低インピーダンス線路部とを備え、低インピーダンス線路部は、信号を伝送する低インピーダンス伝送線路と、基板と誘電率の異なる高誘電率基板とにより形成される。

【 0 0 3 7 】

好ましくは、増幅素子と出力端子との間に配置され、増幅素子の出力信号における高調波を処理する高調波処理回路をさらに備え、標準インピーダンスは、50オームであって、出力端子における出力インピーダンスは、実質的に3オーム～30オームの範囲である。特に、高誘電率基板は、基板上または基板内に形成される。

【 0 0 3 8 】

この発明のさらなる局面による高効率増幅器は、第 1 インピーダンスの第 1 伝送線路と第 1 インピーダンスと異なる第 2 インピーダンスの第 2 伝送線路との間に接続される高効率増幅器であって、第 1 伝送線路から入力信号を受ける入力端子と、第 2 伝送線路と接続される出力端子と、入力端子と出力端子との間に配置され、入力信号を増幅するための増幅素子と、入力端子と出力端子との間に配置され、信号を伝送する低インピーダンス伝送線路とを備え、低インピーダンス伝送線路は、接地電位との間隔が、第 1 伝送線路と接地電位との間隔と異なるように形成される。

【 0 0 3 9 】

好ましくは、第 2 インピーダンスは、第 1 インピーダンスよりも低く、低インピーダンス伝送線路と接地電位との間隔は、第 1 伝送線路と接地電位との間隔より小さい。

【 0 0 4 0 】

この発明のさらなる局面による高効率増幅器は、第 1 インピーダンスの第 1 伝送線路と第 1 インピーダンスと異なる第 2 インピーダンスの第 2 伝送線路との間に接続される高効率増幅器であって、第 1 伝送線路から入力信号を受ける入力端子と、第 2 伝送線路と接続される出力端子と、入力端子と出力端子との間に配置され、入力信号を増幅するための増幅素子とを備え、入力端子と出力端子とは、接続される伝送線路のインピーダンスに合わせて互いに異なるサイズで形成する。

【 0 0 4 1 】

好ましくは、第 2 インピーダンスは、第 1 インピーダンスよりも低く、出力端子のサイズは、入力端子のサイズよりも大きい。

【 0 0 4 2 】

この発明のさらなる局面による無線送信装置は、出力インピーダンスが標準インピーダンスよりも低い高効率増幅器と、入力インピーダンスが標準インピーダンスよりも低く、出力インピーダンスが実質的に標準インピーダンスに一致する非可逆回路素子と、高効率増幅器と非可逆回路素子とを接続する伝送線路とを備え、高効率増幅器は、入力信号を受ける入力端子と、伝送線路を介して非可逆回

路素子と接続される出力端子と、入力信号を増幅するための増幅素子と、増幅素子と出力端子との間に配置され、増幅素子の出力信号における高調波を処理する1個または複数個の高調波処理回路とを含む。

【0043】

好ましくは、標準インピーダンスは、50オームであって、高効率増幅器における出力インピーダンスは、実質的に3オーム～30オームの範囲である。

【0044】

より好ましくは、無線送信装置における1個または複数個の高調波処理回路の中の少なくとも1つが、高調波のインピーダンスを整合する回路、高調波による高調波漏洩電力を抑制する回路、高調波に対して開放負荷となる回路、または高調波に対して短絡負荷となる回路等により構成される。

【0045】

特に、無線送信装置における複数個の高調波処理回路の共振周波数の各々は、互いに異なる。

【0046】

好ましくは、無線送信装置における高効率増幅器は、増幅素子と出力端子との間に、増幅素子の出力信号における基本波のインピーダンスを微調整する基本波調整回路をさらに含む。

【0047】

好ましくは、無線送信装置における高調波処理回路は、容量素子と容量素子に結合される寄生インダクタとで構成される。なお、容量素子は、チップコンデンサである。寄生インダクタは、マイクロストリップ線路である。

【0048】

好ましくは、高効率増幅器は、増幅素子と出力端子との間に配置され、入力電力に対応する電力を出力端子側に出力する第1出力端子と、第1出力端子の出力する電力の所定の割合の電力を出力する第2出力端子とを含む結合回路をさらに含む。

【0049】

この発明のさらなる局面による無線送信装置は、高効率増幅器と、非可逆回路

素子と、高効率増幅器と非可逆回路素子とを接続する伝送線路とを備え、高効率増幅器は、入力信号を受ける入力端子と、伝送線路を介して非可逆回路素子と接続される出力端子と、入力信号を増幅するための増幅素子と、出力端子と接続され、増幅素子の出力信号のインピーダンスを整合するための出力整合回路とを含む。出力整合回路は、信号を伝送する信号線路と、増幅素子にバイアスを供給するバイアス回路と、信号線路に並列に接続される 1 個または複数個の素子とのみで構成され、非可逆回路素子は、入力した信号のインピーダンスを整合する入力整合回路を含み、入力整合回路にのみ、入力信号における直流バイアス成分をカットするための容量素子が含まれる。

【 0 0 5 0 】

好ましくは、無線送信装置の高効率増幅器における出力インピーダンスは、実質的に 3 オーム～30 オームの範囲である。

【 0 0 5 1 】

好ましくは、1 個または複数個の素子は、増幅素子と出力端子との間に配置され、増幅素子の出力信号における高調波を処理する高調波処理回路を含み、高調波処理回路は、信号線と接地電位との間に直列に配置される容量素子とインダクタとで構成される。

【 0 0 5 2 】

この発明のさらなる局面による無線送信装置は、高効率増幅器と、非可逆回路素子と、高効率増幅器と非可逆回路素子とを接続する伝送線路とを備え、高効率増幅器は、入力信号を受ける入力端子と、伝送線路を介して非可逆回路素子と接続される出力端子と、入力信号を増幅するための増幅素子と、出力端子と接続され、増幅素子の出力信号のインピーダンスを整合するための出力整合回路とを含む。出力整合回路は、信号を伝送する信号線路と、前記増幅素子にバイアスを供給するバイアス回路と、信号線路に並列に接続される 1 個または複数個の第 1 素子と、信号線路に直列に接続される容量以外の 1 個または複数個の第 2 素子とのみで構成され、非可逆回路素子は、入力した信号のインピーダンスを整合する入力整合回路を含み、入力整合回路にのみ、入力信号における直流バイアス成分をカットするための容量素子が含まれる。

【 0 0 5 3 】

好ましくは、無線送信装置の高効率増幅器における出力インピーダンスは、実質的に3オーム～30オームの範囲である。

【 0 0 5 4 】

好ましくは、1個または複数個の第1素子は、増幅素子と出力端子との間に配置され、増幅素子の出力信号における高調波を処理する高調波処理回路を含み、高調波処理回路は、信号線と接地電位との間に直列に配置される容量素子とインダクタとで構成される。

【 0 0 5 5 】

この発明のさらなる局面による無線送信装置は、高効率増幅器と、非可逆回路素子と、高効率増幅器と非可逆回路素子とを接続する伝送線路とを備え、高効率増幅器は、入力信号を受ける入力端子と、伝送線路を介して非可逆回路素子と接続される出力端子と、入力信号を増幅するための増幅素子と、出力端子と接続され、増幅素子から出力される信号のインピーダンスを整合するための出力整合回路とを含み、出力整合回路は、入力端子と出力端子との間に並列に配置される、入力信号における直流バイアス成分をカットするための複数の容量素子を含む。

【 0 0 5 6 】

好ましくは、無線送信装置の高効率増幅器における出力インピーダンスは、実質的に3オーム～30オームの範囲である。特に、複数の容量素子のそれぞれは、チップコンデンサである。

【 0 0 5 7 】

この発明のさらなる局面による無線送信装置は、出力インピーダンスが標準インピーダンスよりも低い高効率増幅器と、入力インピーダンスが標準インピーダンスよりも低く、出力インピーダンスが実質的に標準インピーダンスに一致する非可逆回路素子と、高効率増幅器と非可逆回路素子とを接続する伝送線路とを備え、高効率増幅器は、入力信号を受ける入力端子と、伝送線路を介して非可逆回路素子と接続される出力端子と、入力信号を増幅するための増幅素子と、入力端子と出力端子との間の信号径路に形成される、インピーダンスの調整が可能な低インピーダンス線路部とを備える。

【 0 0 5 8 】

好ましくは、高効率増幅器は、増幅素子と出力端子との間に配置され、増幅素子の出力信号における高調波を処理する高調波処理回路をさらに含み、標準インピーダンスは、50オームであって、高効率増幅器における出力インピーダンスは、実質的に3オーム～30オームの範囲である。

【 0 0 5 9 】

より好ましくは、低インピーダンス線路部は、一部分が信号径路から切離し可能なように形成される、信号を伝送する低インピーダンス伝送線路を含む。または、低インピーダンス線路部は、信号を伝送する低インピーダンス伝送線路と、低インピーダンス伝送線路と接続可能な、低インピーダンス伝送線路と所定間隔をおいて配置されるパッドとを含む。

【 0 0 6 0 】

この発明のさらなる局面による無線送信装置は、基板と、出力インピーダンスが標準インピーダンスよりも低い高効率増幅器と、入力インピーダンスが標準インピーダンスよりも低く、出力インピーダンスが実質的に標準インピーダンスに一致する非可逆回路素子と、基板上に形成される、高効率増幅器と非可逆回路素子との間の信号径路に形成される低インピーダンス線路部とを備え、低インピーダンス線路部は、信号を伝送する低インピーダンス伝送線路と、基板と誘電率の異なる高誘電率基板とにより形成される。

【 0 0 6 1 】

好ましくは、高効率増幅器は、入力信号を受ける入力端子と、入力信号を増幅する増幅素子と、出力端子と、増幅素子と出力端子との間に配置され、増幅素子の出力信号における高調波を処理する高調波処理回路とを含み、標準インピーダンスは、50オームであって、高効率増幅器における出力インピーダンスは、実質的に3オーム～30オームの範囲である。特に、高誘電率基板は、基板上または基板内に形成される。

【 0 0 6 2 】

この発明のさらなる局面による無線送信装置は、基板と、出力インピーダンスが標準インピーダンスよりも低い高効率増幅器と、入力インピーダンスが標準イン

ピーダンスより低く、出力インピーダンスが実質的に標準インピーダンスに一致する非可逆回路素子と、基板上に形成される、高効率増幅器と非可逆回路素子とを接続する低インピーダンス伝送線路とを備え、低インピーダンス伝送線路は、接地電位との間隔が、標準インピーダンスの伝送線路と接地電位との間隔と異なるように形成される。

【 0 0 6 3 】

好ましくは、低インピーダンス伝送線路と接地電位との間隔は、標準インピーダンスの伝送線路と接地電位との間隔より小さい。

【 0 0 6 4 】

この発明のさらなる局面による無線送信装置は、第 1 インピーダンスの第 1 伝送線路と、第 1 インピーダンスの伝送線路とインピーダンスが異なる第 2 インピーダンスの第 2 伝送線路と、第 1 伝送線路と第 2 伝送線路との間に接続される高効率増幅器と、第 2 伝送線路に接続される非可逆回路素子とを備え、高効率増幅器は、第 1 伝送線路から入力信号を受ける入力端子と、第 2 伝送線路と接続される出力端子と、入力端子と出力端子との間に配置され、入力信号を増幅するための増幅素子とを含み、入力端子と出力端子とは、接続される伝送線路のインピーダンスに合わせて互いに異なるサイズで形成する。

【 0 0 6 5 】

好ましくは、第 2 インピーダンスは、第 1 インピーダンスより低く、出力端子のサイズは、入力端子のサイズよりも大きい。

【 0 0 6 6 】

この発明のさらなる局面による測定装置は、出力インピーダンスが標準インピーダンスよりも低い高効率増幅器を装着する装着部と、入力インピーダンスが標準インピーダンスよりも低く、出力インピーダンスが実質的に標準インピーダンスに一致する非可逆回路素子と、装着部に装着された高効率増幅器と非可逆回路素子とを電氣的に接続する伝送線路と、非可逆回路素子からの出力を測定する回路とを備える。装着部に装着された高効率増幅器の動作は、非可逆回路素子の出力により測定される。

【 0 0 6 7 】

特に、高効率増幅器は、入力信号を受ける入力端子と、伝送線路を介して非可逆回路素子と接続される出力端子と、入力信号を増幅するための増幅素子と、増幅素子と出力端子との間に配置され、増幅素子の出力信号における高調波を処理する高調波処理回路とを含む。

【 0 0 6 8 】

【発明の実施の形態】

以下、本発明の実施の形態を図面を用いて説明する。なお図中同一または相当部分には同一記号を付しその説明は省略する。

【 0 0 6 9 】

〔第 1 の実施の形態〕

第 1 の実施の形態による構成を、図 1 を用いて説明する。図 1 に示される無線送信部 1 1 0 0 は、低インピーダンス高効率増幅器 1 A、低インピーダンス非可逆回路素子 3 A、および低インピーダンス高効率増幅器 1 A と低インピーダンス非可逆回路素子 3 A とを接続する低インピーダンス伝送線路 2 を備える。低インピーダンス非可逆回路素子 3 A の出力端子は図示しないアンテナと接続されており、低インピーダンス高効率増幅器 1 A の入力端子 Z 0 から入力される信号は、無線送信部 1 1 0 0 を介してアンテナから送信される。以下、低インピーダンス非可逆回路素子の一例として、アイソレータを用いて説明する。

【 0 0 7 0 】

低インピーダンス高効率増幅器 1 A は、入力インピーダンスが標準値である 50 Ω を満たし、出力インピーダンスが標準値である 50 Ω より低い。低インピーダンスアイソレータ 3 A は、入力インピーダンスが標準値である 50 Ω より低く、出力インピーダンスが標準値である 50 Ω を満たす。

【 0 0 7 1 】

低インピーダンス高効率増幅器 1 A は、入力整合回路 1 0 4、1 段目アンプ 1 0 5、段間整合回路 1 0 6、2 段目アンプ 1 0 7、および出力整合回路 4 A を含む。低インピーダンス高効率増幅器 1 A の入力端子 Z 0 から出力端子 Z 1 までの間に、入力整合回路 1 0 4、1 段目アンプ 1 0 5、段間整合回路 1 0 6、2 段目アンプ 1 0 7 および出力整合回路 4 A を順に接続する。なお、アンプの段数は、

必要な利得により変更可能である。

【 0 0 7 2 】

出力整合回路 4 A は、高調波処理回路 5 と基本波調整回路 6 とで構成する。高調波処理回路 5 は高調波を処理するための回路であって、たとえば、高調波のインピーダンスを整合するための回路構成、高調波漏洩電力を抑制するための回路構成等を有する。なお、高調波のインピーダンス整合に関しては、高次高調波（偶数波または奇数波）に対してインピーダンスが十分に小さい短絡負荷になるように構成する場合や、高次高調波に対してインピーダンスが十分に大きい開放負荷になるように構成する場合等がある。具体例としては、高調波処理回路 5 を後述する共振回路で構成する。

【 0 0 7 3 】

ここで、高調波処理回路 5 を 2 段目アンプ（最終段のアンプ） 1 0 7 と低インピーダンスアイソレータ 3 A との間に設ける理由について説明する。高調波処理回路をアイソレータの出力側に接続した場合と高調波処理回路をアイソレータの入力側に接続した場合（第 1 の実施の形態）とを比較する。高調波処理回路をアイソレータの出力側に接続した場合、接続部分の特性インピーダンスが $50\ \Omega$ であるため、第 1 の実施の形態、すなわち特性インピーダンスが低い場合と比較すると高調波漏洩電力は小さくなる。しかしながら、高調波処理回路をアイソレータの出力側に接続した場合、2 段目アンプ 1 0 7 から見た高調波の反射率は小さく、2 段目アンプ 1 0 7 の高調波処理による効率向上は得られない。

【 0 0 7 4 】

これに対し、第 1 の実施の形態によれば、高調波処理回路 5 を 2 段目アンプ 1 0 7 と低インピーダンスアイソレータ 3 A との間に接続することにより、2 段目アンプ 1 0 7 の高調波処理による効率向上および高調波漏洩電力の低減の 2 つを同時に実現することが可能になる。

【 0 0 7 5 】

次に、基本波調整回路 6 について説明する。従来の高効率増幅器（出力インピーダンスが標準値である $50\ \Omega$ ）では、2 段目アンプ 1 0 7 の出力インピーダンス $1 \sim 10\ \Omega$ を $50\ \Omega$ に変換する基本波整合回路が使用される。

【 0 0 7 6 】

これに対して、低インピーダンス高効率増幅器 1 A は、低インピーダンス伝送線路 2 を介して低インピーダンスアイソレータ 3 A と接続する。したがって、基本波のインピーダンスを $50\ \Omega$ に変換する基本波整合回路が不要になる。

【 0 0 7 7 】

その一方で、低インピーダンスアイソレータの入力インピーダンスや低インピーダンス高効率増幅器と低インピーダンスアイソレータとを接続する伝送線路の特性インピーダンス等のばらつきにより不整合が発生する場合がある。このため、第 1 の実施の形態においては、2 段目アンプ 1 0 7 の出力インピーダンス $1 \sim 10\ \Omega$ を $50\ \Omega$ に変換する基本波整合回路に代わり、基本波に対するインピーダンスの微調整を行なう基本波調整回路 6 を配置する。

【 0 0 7 8 】

基本波調整回路 6 の一例を、図 2 を用いて説明する。図 2 に示される基本波調整回路は、入力端子と出力端子との間に接続されるインダクタ L_{10} と出力端子と接地電位を受ける接地ノード GND との間に接続されるキャパシタ C_{10} とで構成される。インダクタ L_{10} とキャパシタ C_{10} とは、ローパスフィルタを構成する。

【 0 0 7 9 】

基本波調整回路 6 でのインピーダンス変換量は数 Ω 程度であり、基本波整合回路のインピーダンス変換量より小さい。したがって、基本波調整回路 6 の電力損失は、従来例 1 の基本波整合回路に比べて小さい。

【 0 0 8 0 】

なお、微調整が不要な場合には、基本波調整回路 6 を配置しないことも可能である。

【 0 0 8 1 】

次に、低インピーダンスアイソレータ 3 A について説明する。低インピーダンスアイソレータ 3 A は、図 1 に示されるように、入力整合回路 7 A とアイソレータ本体 8 とで構成される。低インピーダンスアイソレータ 3 A の一例について、図 3 を用いて説明する。図 3 に示される低インピーダンスアイソレータ 3 A は、

3つの中心電極V 1, V 2, V 3を互いに電氣的に絶縁状態にかつ所定角度をなすよう交差させて配置し、交差部分にフェライトFを配置する。フェライトFには、直流磁界を印加する。

【 0 0 8 2 】

中心電極V 1, V 2, V 3とポートP 1, P 2, P 3との間には、整合用キャパシタC 1, C 2, C 3が並列に接続されている。ポートP 1から受ける送信信号をポートP 2に伝送する。当該ポートP 2から入り込む反射波は、ポートP 3に接続される図示しない終端素子で吸収する。

【 0 0 8 3 】

ポートP 1には、ポートP 1に直列に接続されるキャパシタC 4と、キャパシタC 4の一方の端子と接地ノードGNDとの間に接続されるインダクタL 4と、キャパシタC 4の他方の端子と接地ノードGNDとの間に接続されるインダクタL 5とで構成される入力整合回路7 Aを配置する。

【 0 0 8 4 】

ポートP 2, P 3のインピーダンスは50 Ω であり、ポートP 1のインピーダンスは、50 Ω より低い。

【 0 0 8 5 】

次に、低インピーダンス高効率増幅器1 Aと低インピーダンスアイソレータ3 Aとの間のインピーダンスについて説明する。比較のため従来の高効率増幅器における出力整合回路の構成例を図4, 図6に示す。図4は、出力整合回路108を2段構成とし、図6は、出力整合回路108を3段構成とした場合のブロック図である。

【 0 0 8 6 】

図4に示される出力整合回路108では、1段目整合回路17が高調波処理回路、2段目整合回路18が基本波整合回路になる。1段目および2段目の整合回路のいずれもインピーダンス変換比が同じであるとする。2段目アンプ107の出力インピーダンスは、1～10 Ω である。

【 0 0 8 7 】

この場合、出力整合回路108の入力インピーダンスは1～10 Ω 、1段目整

合回路 1 7 と 2 段目整合回路 1 8 との間のインピーダンスは $7.1 \sim 20 \Omega$ 、そして出力整合回路 1 0 8 の出力インピーダンスは 50Ω である。

【 0 0 8 8 】

これに対し、第 1 の実施の形態による出力整合回路 4 A は、基本波整合回路を備えない。したがって、図 5 に示されるように、1 段目整合回路（高調波処理回路）1 7 の出力が低インピーダンス高効率増幅器 1 A の出力となる。したがって、低インピーダンス高効率増幅器 1 A の出力インピーダンスは $7.1 \sim 20 \Omega$ になる。図 5 における 1 段目整合回路 1 7 は、図 1 に示される高調波処理回路 5 にあたる。

【 0 0 8 9 】

図 6 に示される出力整合回路 1 0 8 では、たとえば、1 段目整合回路 1 7 が高調波処理回路、2, 3 段目整合回路 1 8, 1 9 が基本波整合回路になる。なお、1, 2, 3 段目整合回路 1 7, 1 8, 1 9 のいずれもインピーダンス変換比が同じであるとする。

【 0 0 9 0 】

この場合、出力整合回路 1 0 8 の入力インピーダンスは $1 \sim 10 \Omega$ 、1 段目整合回路 1 7 と 2 段目整合回路 1 8 との間のインピーダンスは $3.7 \sim 17 \Omega$ 、2 段目整合回路 1 8 と 3 段目整合回路 1 9 との間のインピーダンスは $14 \sim 29 \Omega$ 、そして出力整合回路 1 0 8 の出力インピーダンスは 50Ω である。

【 0 0 9 1 】

これに対し、第 1 の実施の形態による出力整合回路 4 A は、基本波整合回路を備えない。したがって、図 7 に示されるように、1 段目整合回路（高調波処理回路）1 7 の出力が低インピーダンス高効率増幅器 1 A の出力となる。低インピーダンス高効率増幅器 1 A の出力インピーダンスは $3.7 \sim 17 \Omega$ になる。図 7 に示される 1 段目整合回路 1 7 は、図 1 に示される高調波処理回路 5 にあたる。

【 0 0 9 2 】

出力整合回路 1 0 8 の他の例では、図 6 に示される 1, 2 段目整合回路 1 7, 1 8 を高調波処理回路、3 段目整合回路 1 9 を基本波整合回路とする場合がある。

【 0 0 9 3 】

これに対し、第 1 の実施の形態による出力整合回路 4 A は、基本波整合回路を備えない。したがって、図 8 に示されるように、2 段目整合回路（高調波処理回路）1 8 の出力が低インピーダンス高効率増幅器 1 A の出力となる。したがって、低インピーダンス高効率増幅器 1 A の出力インピーダンスは $14 \sim 29 \Omega$ になる。図 8 に示される 1 段目整合回路 1 7 および 2 段目整合回路 1 8 は、図 1 に示される高調波処理回路 5 にあたる。

【 0 0 9 4 】

これらの例により、低インピーダンス高効率増幅器 1 A の出力インピーダンスは実質的に $3 \Omega \sim 30 \Omega$ の範囲になる。

【 0 0 9 5 】

このように、第 1 の実施の形態によれば、従来例 2 による構成に比べて、2 段目アンプとアイソレータとの間に高調波処理回路を備えるため、2 段目アンプの効率向上および高調波漏洩電力の削減が可能になる。

【 0 0 9 6 】

たとえば、 50Ω に対応する従来の高効率増幅器に対し、以下に示す出力整合回路を用いることにより効率改善を行なうことも可能である。図 9 に示される出力整合回路 2 3 0 は、2 段目アンプ 2 1 8（アンプ 1 0 7 に対応）と高効率増幅器の出力端子 Z 1 0 との間に順次接続される、第 3 次高調波整合回路 2 1 9、第 2 次高調波整合回路 2 2 0 および基本波整合回路 2 2 1 で構成される。

【 0 0 9 7 】

たとえば、第 2 次高調波整合回路 2 2 0 は、偶数次高調波に対してインピーダンスが十分に大きい開放負荷をなし、第 3 次高調波整合回路 2 1 9 は、奇数次高調波に対してインピーダンスが十分に小さい短絡負荷をなすように構成する。このような構成により、2 段目アンプの効率が向上し消費電流を削減することができる。

【 0 0 9 8 】

より具体的な構成を、図 3 2 に示す。図 3 2 を参照して、3 次高調波整合回路 2 1 9 は、ドレインバイアス線路 3 1 1、信号線路 3 1 2 およびキャパシタ 3 1

3 で構成され、2 次高調波整合回路 2 2 0 は、信号線路 3 1 4，3 1 5 およびキャパシタ 3 1 6 で構成される。基本波整合回路 2 2 1 は、信号線路 3 1 7，3 1 8 およびキャパシタ 3 1 9，3 2 0 で構成される。2 段目アンプ 2 1 8 に含まれる F E T（電界効果トランジスタ：field effect transistor）3 0 2 のドレインは信号線路 3 1 2 に接続され、ソースは接地されている。

【0 0 9 9】

信号線路 3 1 2 は、ドレインバイアス線路 3 1 1 を介してバイアス電圧を供給するドレインバイアス端子 3 2 5 と接続する。キャパシタ 3 1 3 は、ドレインバイアス端子 3 2 5 と接地電位との間に接続する。信号線路 3 1 2 と 3 1 7 とを結合する信号線路 3 1 4 と接地電位との間に信号線路 3 1 5 とキャパシタ 3 1 6 とを接続する。キャパシタ 3 1 9 は、信号線路 3 1 7 と出力端子 Z 9 との間に接続し、信号線路 3 1 8 とキャパシタ 3 2 0 とは、出力端子 Z 9 と接地電位との間に接続する。

【0 1 0 0】

従来例 2 と比較すると、高調波処理回路（第 3 次高調波整合回路 2 1 9 および第 2 次高調波整合回路 2 2 0）を含むことにより、2 段目アンプの効率を高くなる。

【0 1 0 1】

しかしながら、このような構成によると基本波整合回路 2 2 1 を配置するため、出力整合回路 2 3 0 の損失が大きい。これに対し、低インピーダンス高効率増幅器 1 A は、基本波整合回路を設けない。

【0 1 0 2】

したがって、高調波処理のみを行なう出力整合回路 2 3 0 を含む高調波処理回路と比較して、低インピーダンス高効率増幅器 1 A の方が、基本波整合回路において発生する損失分だけ消費電流が低減できる。

【0 1 0 3】

なお、高調波処理する周波数が 1 つの場合について説明を行ったが、これに限定されるものではなく、複数の周波数について高調波処理をするものであってもよい。

【 0 1 0 4 】

〔第 2 の実施の形態〕

第 2 の実施の形態による無線送信部 1 2 0 0 の構成を、図 1 0 を用いて説明する。図 1 0 に示される無線送信部 1 2 0 0 は、低インピーダンス高効率増幅器 1 B、低インピーダンス伝送線路 2 および低インピーダンスアイソレータ 3 B を備える。低インピーダンス高効率増幅器 1 B は、低インピーダンス高効率増幅器 1 A と同様、入力インピーダンスが標準値である 50Ω を満たし、出力インピーダンスが標準値である 50Ω より低い。また、低インピーダンスアイソレータ 3 B は、入力インピーダンスが標準値である 50Ω より低く、出力インピーダンスが標準値である 50Ω を満たす。

【 0 1 0 5 】

低インピーダンスアイソレータ 3 B は、入力整合回路 7 B とアイソレータ本体 8 とを含む。入力整合回路 7 B は、入力整合回路 7 A と同様の構成を有する。

【 0 1 0 6 】

低インピーダンス高効率増幅器 1 B は、第 1 の実施の形態による出力整合回路 4 A に代わって出力整合回路 4 B を含む。低インピーダンス高効率増幅器 1 B の入力端子 Z 0 から出力端子 Z 1 までの間に、入力整合回路 1 0 4、1 段目アンプ 1 0 5、段間整合回路 1 0 6、2 段目アンプ 1 0 7、出力整合回路 4 B を順に接続する。

【 0 1 0 7 】

出力整合回路 4 B は、高調波処理回路 5 および基本波調整回路 6 に加えて、高調波処理回路 1 0 を含む。高調波処理回路 5、1 0 の構成の一例を図 1 1 に示す。図 1 1 に示される高調波処理回路は、入力端子と出力端子とを繋ぐ信号線と接地ノード GND との間に直列に接続されるインダクタ L 1 1 およびキャパシタ C 1 1 からなる共振回路で構成される。

【 0 1 0 8 】

インダクタ L 1 1 およびキャパシタ C 1 1 からなる共振回路で高調波処理回路を構成した場合、図 1 2 に示されるように、共振周波数を高次高調波帯域 W の中央 (f_0) に合せることにより高調波漏洩電力が削減できる。ところが、無線機

の帯域が広い場合、共振周波数を中央 f_0 に合せても高次高調波帯域 W の端では十分な反射率が得られず高調波漏洩電力の削減が十分でない場合がある。

【 0 1 0 9 】

そこで、第 2 の実施の形態ではこれを改善するため、2 段目アンプ 1 0 7 と低インピーダンスアイソレータ 3 B との間に接続する高調波処理回路を 2 個にした。これにより、高調波除去効果を大きくすることが可能になる。

【 0 1 1 0 】

また、図 1 3 に示されるように、第 2 の実施の形態による 2 個の高調波処理回路 5, 1 0 の共振周波数をわずかに変える (f_1 , f_2) ことにより高次高調波帯域 W の端での高調波漏洩電力除去効果を向上させることが可能になる。

【 0 1 1 1 】

なお、上記説明では、高調波処理回路の構成例としてインダクタ L_{11} とキャパシタ C_{11} とで構成される共振回路を示したが、高調波処理回路の構成はこれに限定されない。高調波処理回路を、チップコンデンサ (Chip Capacitor) およびマイクロストリップ線路 (Microstrip Transmission Line) や、チップコンデンサおよび基板に設けるバイアホール (Interstitial Via Hole) 等のように容量素子と寄生インダクタとで構成してもよい。

【 0 1 1 2 】

第 2 の実施の形態では、バンドリジエクトフィルタを使用したか、これに限定されず、ローパスフィルタであってもよい。

【 0 1 1 3 】

なお、第 2 の実施の形態では、高調波処理回路を 2 個配置したが、これに限定されるものではなく、3 以上の複数個を配置してもよい。

【 0 1 1 4 】

また、高調波処理する周波数が 1 つの場合について説明を行ったが、これに限定されるものではなく、複数の周波数について高調波処理をするものであってもよい。

【 0 1 1 5 】

[第 3 の実施の形態]

第 3 の実施の形態は、低インピーダンス高効率増幅器の出力整合回路における損失低減に関するものである。まず、比較のため、従来の出力整合回路 1 0 8 の構成について、図 1 4 を用いて説明する。図において、1 2 2 は、チップコンデンサ、1 2 5 は、ドレインバイアス端子、R は、出力端子と接地ノードとの間に接続される抵抗素子である。また、1 2 3 は、チップコンデンサ 1 2 2 の容量、1 2 4 は、チップコンデンサ 1 2 2 の寄生抵抗をそれぞれ表わしている。出力整合回路 1 0 8 には、最終段のアンプを構成する F E T のドレインに供給するためのバイアス電圧を受けるドレインバイアス端子 1 2 5 が含まれている。

【0 1 1 6】

このように、高効率増幅器においては、通常、出力端子に D C (direct current) バイアスがかからないように出力整合回路の中に直列にチップコンデンサ 1 2 2 を配置する。

【0 1 1 7】

ここで、チップコンデンサ 1 2 2 の直列抵抗を $1\ \Omega$ 程度であるとする、当該チップコンデンサ 1 2 2 により損失が発生する。 $50\ \Omega$ 対応の高効率増幅器とアイソレータとの組合せでは、高効率増幅器の出力インピーダンス ($50\ \Omega$) に対して $1\ \Omega$ 程度の損失が発生する。しかしながら、低インピーダンス高効率増幅器 1 A, 1 B と低インピーダンスアイソレータ 3 A, 3 B とを組合せる場合、低インピーダンス高効率増幅器の出力インピーダンス ($3\ \Omega \sim 29\ \Omega$) に対して $1\ \Omega$ 程度もの損失が発生することになる。すなわち、従来と比べて損失が増加することになる。

【0 1 1 8】

そこで、第 3 の実施の形態では、無線送信部 1 3 0 0 を図 1 5 に示されるように構成する。図 1 5 に示される低インピーダンス高効率増幅器 1 C は、アンプ 1 0 5, 1 0 7、入力整合回路 1 0 4、段間整合回路 1 0 6 および出力整合回路 4 C を備える。出力整合回路 4 C は、入出力端子間に形成される伝送線路に対して直列に接続されるキャパシタが存在しないように構成されている。低インピーダンス高効率増幅器 1 C と低インピーダンス伝送線路 2 で接続される低インピーダンスアイソレータ 3 C は、入力整合回路 7 C とアイソレータ本体 8 とを含む。

【 0 1 1 9 】

低インピーダンス高効率増幅器 1 C は、入力インピーダンスが標準値である 50 Ω を満たし、出力インピーダンスが標準値である 50 Ω より低い。低インピーダンスアイソレータ 3 C は、入力インピーダンスが標準値である 50 Ω より低く、出力インピーダンスが標準値である 50 Ω である。

【 0 1 2 0 】

第 3 の実施の形態による出力整合回路 4 C の一例について、図 1 6 を用いて説明する。図 1 6 に示される出力整合回路 4 C は、ドレインバイアス端子 1 2 5 と伝送線路との間に接続されるドレインバイアス供給回路 3 1、インダクタ L 1 5 とキャパシタ C 1 5 とで構成される高調波処理回路 5 C、およびインダクタ L 1 2 とキャパシタ C 1 2 とで構成される基本波調整回路 6 C を含む。

【 0 1 2 1 】

インダクタ L 1 5 とキャパシタ C 1 5 とは、入力端子と出力端子とをつなぐ伝送線路と接地ノード GND との間に直列に接続される。インダクタ L 1 2 は、伝送線路と出力端子との間に接続され、キャパシタ C 1 2 は、伝送線路と接地ノード GND との間に接続される。

【 0 1 2 2 】

さらに、低インピーダンスアイソレータ 3 C を、図 1 7 に示されるように構成する。図 1 7 では、ポート P 1 と中心電極 V 1 との間の構成を示している。その他の部分は、図 3 と同じである。キャパシタ C 4 ならびにインダクタ L 4 および L 5 により構成される入力整合回路 7 A に代わり、入力整合回路 7 C が配置される。入力整合回路 7 C は、ポート P 1 に直列に接続されるキャパシタ C 2 0 とキャパシタ C 2 0 の一方の端子と接地ノード GND との間に接続されるインダクタ L 2 0 とで構成される。

【 0 1 2 3 】

このように構成することにより、出力整合回路における直列コンデンサの直列抵抗による損失低減が可能になる。これにより、低インピーダンス高効率増幅器の消費電流を低減することが可能になる。また、低インピーダンスアイソレータ側に配置する直列に接続されるキャパシタ C 2 0 により DC バイアス成分の除去

を行うことが可能になる。

【0 1 2 4】

〔第 4 の実施の形態〕

第 4 の実施の形態は、第 3 の実施の形態と同様、低インピーダンス高効率増幅器の出力整合回路における損失低減を目的とするものである。第 4 の実施の形態による出力整合回路 4 D は、図 1 8 に示されるように、入力端子と出力端子との間に、チップコンデンサを並列に配置する。図においては、並列に配置されるチップコンデンサ 1 2 2 A, 1 2 2 B が代表的に記載されている。なお、図において、1 2 3 は、チップコンデンサの容量を、1 2 4 は、寄生抵抗をそれぞれ表わしている。

【0 1 2 5】

出力整合回路 4 D の基本構成は、出力整合回路 4 A, 4 B, …と同じであり、かつ並列に接続されるチップコンデンサ 1 2 2 A, 1 2 2 B を含む。たとえば、チップコンデンサ 1 2 2 A, 1 2 2 B は、基本波調整回路 6 の中に配置する。

【0 1 2 6】

このように構成することにより、出力整合回路における直列コンデンサの直列抵抗を削減し損失を低減することができる。この結果、低インピーダンス高効率増幅器の消費電流を削減することが可能になる

〔第 5 の実施の形態〕

第 5 の実施の形態は、低インピーダンス高効率増幅器の基本波のインピーダンス調整をおこなうための構造に関するものである。上述したように、従来の高効率増幅器においては、2 段目アンプからみた基本波のインピーダンスを、直列に接続されるインダクタンスおよびキャパシタンスまたは並列キャパシタ等で構成される基本波整合回路で調整していた。

【0 1 2 7】

しかしながら、低インピーダンス高効率増幅器では基本波整合回路を接続しないため、高効率増幅器内での特性を調整することができない。

【0 1 2 8】

そこで、第 5 の実施の形態では、基本波調整回路に、信号を伝送する伝送線路

の線路幅を調整する構造を設ける。第 5 の実施の形態による無線送信部 1 5 0 0 は、図 1 9 に示されるように、低インピーダンス高効率増幅器 1 E、低インピーダンス伝送線路 2 および低インピーダンスアイソレータ 3 E を備える。低インピーダンス高効率増幅器 1 E は、入力インピーダンスが標準値である 50Ω を満たし、出力インピーダンスが標準値である 50Ω より低い。低インピーダンスアイソレータ 3 E は、入力インピーダンスが標準値である 50Ω より低く、出力インピーダンスが標準値である 50Ω を満たす。

【 0 1 2 9 】

低インピーダンスアイソレータ 3 E は、入力整合回路 7 E およびアイソレータ本体 8 を含む。入力整合回路 7 E は、入力整合回路 7 A, 7 B … と同様の構成を有する。

【 0 1 3 0 】

低インピーダンス高効率増幅器 1 E は、入力整合回路 1 0 4、1 段目アンプ 1 0 5、段間整合回路 1 0 6、2 段目アンプ 1 0 7 および出力整合回路 4 E を備える。

【 0 1 3 1 】

出力整合回路 4 E は、高調波処理回路 5 および基本波調整回路 6 E を含む。基本波調整回路 6 E は、基本波調整回路 6 と同様の構成を有し、さらに信号を伝送する低インピーダンス伝送線路 5 0 の線路幅を変えることができる。

【 0 1 3 2 】

線路幅を調整する手法の一例を、上面図である図 2 0 (A), 2 0 (B) および 2 1 (A), 2 1 (B) を用いて説明する。線路幅の調整手法の第 1 例としては、図 2 0 (A) に示されるように、伝送線路 5 0 にレーザで切断することできる切断部分 5 1 を設ける。切断部分 5 1 により、伝送線路 5 0 は、領域 A R 1 と A R 2 とに分割される。インピーダンス整合を行う場合には、図 2 0 (B) に示されるように、切断部分 5 1 をレーザで切断する。これにより、伝送線路 5 0 から領域 A R 1 が切離される。この結果、信号は、領域 A R 1 を通過せずに伝送される。したがって、伝送線路の線路幅が変化する。

【 0 1 3 3 】

また、線路幅の調整手法の第 2 例としては、図 2 1 (A) に示されるように、伝送線路 5 2 の近傍付近にパッド 5 3 を配置する。インピーダンス整合を行う場合には、図 2 1 (B) に示されるように、パッド 5 3 と伝送線路 5 2 とを金リボン等の信号線 5 4 で接続する。接続するパッドの数は、インピーダンス変換量に応じて変える。これにより、伝送線路の幅が変化する。

【 0 1 3 4 】

これらの調整方法により、基本波整合回路を設けずに、基本波のインピーダンス整合を行うことが可能になる。

【 0 1 3 5 】

〔第 6 の実施の形態〕

第 6 の実施の形態は、低インピーダンス伝送線路の構造に関するものである。低インピーダンス伝送線路の構造を、図 2 2, 図 2 3 を用いて説明する。図 2 2 は、低インピーダンス伝送線路の構造を概念的に説明するための上面図である。図 2 2 を参照して、2 2 は、高効率増幅器を形成する基板、2 0 は、基板 2 2 上に形成する高誘電率基板、2 1 は、高誘電率基板 2 0 上に形成する低インピーダンス伝送線路である。なお、図中“2 1”は、低インピーダンス伝送線路の一部を表わしたものであって、低インピーダンス伝送線路は、基板 2 2 の B - B' 方向に配置される。

【 0 1 3 6 】

図 2 3 は、図 2 2 を A - A' で切断した場合の低インピーダンス伝送線路の断面構造を説明するための図である。図 2 3 において、2 1 A, 2 1 B は、低インピーダンス伝送線路、5 5 は、接地電位の面 (GND 面)、5 7 は、ビアコンタクト (via contact) である。

【 0 1 3 7 】

基板 2 2 上に GND 面 5 5 を形成する。GND 面 5 5 を挟むように、低インピーダンス伝送線路 2 1 A, 2 1 B を所定の間隔で基板 2 2 上に形成する。GND 面 5 5 および低インピーダンス伝送線路 2 1 A, 2 1 B の上方に、GND 面 5 5 および低インピーダンス伝送線路 2 1 A, 2 1 B の端部を囲うように高誘電率基板 2 0 を貼り付ける。高誘電率基板 2 0 上に、低インピーダンス伝送線路 2 1 を

形成する。低インピーダンス伝送線路 2 1 と低インピーダンス伝送線路 2 1 A, 2 1 B とは、ビアコンタクト 5 7 を介して電氣的に接続する。信号は、低インピーダンス伝送線路 2 1 A から低インピーダンス伝送線路 2 1, 2 1 B (または、低インピーダンス伝送線路 2 1 B から、低インピーダンス伝送線路 2 1, 2 1 A) に伝送される。

【 0 1 3 8 】

高誘電率基板 2 0 は、基板 2 2 よりも誘電率が高い材料で構成する。

従来の高効率増幅器の出力インピーダンスは $50\ \Omega$ であることから、高効率増幅器における信号を伝送する伝送線路は $50\ \Omega$ を基準に設計されている。しかしながら、上述した低インピーダンス高効率増幅器 1 (1 A, 1 B, ...) では、出力インピーダンスは $3 \sim 30\ \Omega$ である。このため、従来の高効率増幅器と同じ厚みおよび同じ誘電率の高効率増幅器基板を使用すると、伝送線路幅が大きくなり低インピーダンス高効率増幅器のサイズが大きくなる。

【 0 1 3 9 】

そこで、第 6 の実施の形態では、伝送線路幅を小さくするため、 $50\ \Omega$ より低いインピーダンスの低インピーダンス伝送線路について高誘電率基板 2 0 を貼り付け、線路幅を小さくする。これにより、低インピーダンス高効率増幅器 1 のサイズを小さくすることが可能になる。

【 0 1 4 0 】

なお、高誘電率基板 2 0 を高効率増幅器基板 2 2 の上部に配置する構造を一例として示したがこれに限定されず、高誘電率基板 2 0 を高効率増幅器基板 2 2 に埋め込む構造であってもよい。

【 0 1 4 1 】

〔第 7 の実施の形態〕

第 7 の実施の形態は、第 6 の実施の形態と同様、低インピーダンス伝送線路幅を小さくすることを目的とする。第 7 の実施の形態による構造を、図 2 4 を用いて説明する。図 2 4 は、高効率増幅器基板における低インピーダンス伝送線路の構造について説明するための断面図である。図において、2 2 は、3 つの絶縁層 2 2 A, 2 2 B, 2 2 C からなる高効率増幅器を形成するセラミックや樹脂等の

基板、25A、25Bは、接地電位を伝送するGND配線、23は、50Ωの信号を伝送する伝送線路（50Ω線路）、24は、インピーダンスが50Ωより低い低インピーダンス伝送線路である。

【0142】

絶縁層22A上にGND配線25Bを形成し、さらに絶縁層22Bを形成する。絶縁層22B上にGND配線25Aを形成し、さらに絶縁層22Cを形成する。GND配線25AとGND配線25Bとは、垂直方向には重なり合わない。

【0143】

絶縁層22C上であって、GND配線25Aの上方に低インピーダンス伝送線路24を形成する。絶縁層22C上であって、GND配線25Bの上方に50Ω線路を形成する。

【0144】

低インピーダンス伝送線路24とGND配線との間の基板厚（絶縁層22C）を、50Ω線路23とGND配線との間の基板厚（絶縁層22B＋絶縁層22C）より小さくする。これにより、低インピーダンス伝送線路の線路幅を、基板厚を（22B＋22C）にした場合よりも小さくすることが可能になる。この結果、低インピーダンス高効率増幅器のサイズを小さくすることが可能になる。

【0145】

〔第8の実施の形態〕

第8の実施の形態は、無線送信部における低インピーダンス伝送線路の線路幅を小さくすることを目的とするものである。第8の実施の形態による構造を、図25、26を用いて説明する。図25は、無線送信部基板における低インピーダンス伝送線路の構造を概念的に説明するための上面図である。図25を参照して、26は、無線送信部（1100、1200、…）を形成する基板、20は、基板26上に形成する高誘電率基板、2は、高誘電率基板20上に形成する低インピーダンス高効率増幅器1（1A、1B、…）と低インピーダンスアイソレータ3（3A、3B、…）とを接続するための低インピーダンス伝送線路である。なお、図中“2”は、低インピーダンス伝送線路の一部を表わしたものであって、低インピーダンス伝送線路は、基板26のC-C'方向に配置される。

【 0 1 4 6 】

図 2 6 は、図 2 5 を C - C ' で切断した場合の低インピーダンス伝送線路の断面構造を説明するための図である。図 2 6 において、2 A, 2 B は、低インピーダンス伝送線路、6 0 は、接地電位の面 (G N D 面) 、 6 1 は、ビアコンタクトである。

【 0 1 4 7 】

基板 2 6 上に G N D 面 6 0 を形成する。 G N D 面 6 0 を挟むように、低インピーダンス伝送線路 2 A, 2 B を所定の間隔で基板 2 6 上に形成する。 G N D 面 6 0 および低インピーダンス伝送線路 2 A, 2 B の上方に、 G N D 面 6 0 および低インピーダンス伝送線路 2 A, 2 B の端部を囲うように高誘電率基板 2 0 を貼り付ける。高誘電率基板 2 0 上に、低インピーダンス伝送線路 2 を形成する。低インピーダンス伝送線路 2 と低インピーダンス伝送線路 2 A, 2 B とは、ビアコンタクト 6 1 を介して電氣的に接続する。信号は、低インピーダンス高効率増幅器 1 から低インピーダンス伝送線路 2 A, 2, 2 B を通過し、低インピーダンスアイソレータ 3 に到達する。

【 0 1 4 8 】

高誘電率基板 2 0 は、基板 2 6 よりも誘電率が高い材料で構成する。

第 1 の実施の形態等による低インピーダンス高効率増幅器および低インピーダンスアイソレータを携帯端末等の実装ボードに実装する場合、低インピーダンス高効率増幅器と低インピーダンスアイソレータとの間の伝送線路以外は、50 Ω (標準値) 線路で配線されている。

【 0 1 4 9 】

したがって、同一基板上で 50 Ω 線路と低インピーダンス伝送線路とを構成する場合、50 Ω 線路と比較して低インピーダンス伝送線路の線路幅が大きくなってしまう。

【 0 1 5 0 】

低インピーダンス伝送線路の線路長に対して線路幅が大きくなりすぎると、設計時にシミュレーション値とのずれが大きくなるため設計が困難になる。また、50 Ω 線路に合わせて低インピーダンス伝送線路を構成すると無線送信部のサイズ

も大きくなる。

【 0 1 5 1 】

そこで、第 8 の実施の形態においては、図 2 5, 2 6 で説明したように、低インピーダンス高効率増幅器と低インピーダンスアイソレータとの間に高誘電率基板 2 0 を配置する。これにより、高誘電率基板 2 0 上に設計しやすい線路幅で低インピーダンス伝送線路を配線することが可能になる。

【 0 1 5 2 】

〔第 9 の実施の形態〕

第 9 の実施の形態は、第 8 の実施の形態と同様、低インピーダンス伝送線路の線路幅を小さくすることを目的とするものである。第 9 の実施の形態による構造を、図 2 7 を用いて説明する。図 2 7 は、無線送信部基板における低インピーダンス伝送線路の断面構造について説明するための図である。図において、2 6 は、3 つの絶縁層 2 6 A, 2 6 B, 2 6 C からなる無線送信部 (1 1 0 0, 1 2 0 0, …) を形成する基板、2 5 A, 2 5 B は、接地電位を伝送する GND 配線、2 3 は、5 0 Ω の伝送線路 (5 0 Ω 線路)、2 4 は、インピーダンスが 5 0 Ω より低い低インピーダンス伝送線路である。

【 0 1 5 3 】

絶縁層 2 2 A 上に GND 配線 2 5 B を形成し、さらに絶縁層 2 2 B を形成する。絶縁層 2 2 B 上に GND 配線 2 5 A を形成し、さらに絶縁層 2 2 C を形成する。GND 配線 2 5 A と GND 配線 2 5 B とは、垂直方向には重なり合わない。

【 0 1 5 4 】

絶縁層 2 6 C 上であって、GND 配線 2 5 A の上方に低インピーダンス伝送線路 2 4 を形成する。絶縁層 2 6 C 上であって、GND 配線 2 5 B の上方に 5 0 Ω 線路 2 3 を形成する。

【 0 1 5 5 】

低インピーダンス伝送線路 2 4 と GND 配線との間の基板厚 (絶縁層 2 6 C) を、5 0 Ω 線路 2 3 と GND 配線との間の基板厚 (絶縁層 2 6 B + 絶縁層 2 6 C) より小さくする。これにより、低インピーダンス伝送線路の線路幅を、基板厚を (2 6 B + 2 6 C) にした場合よりも小さくすることが可能になる。この結果

、無線送信部のサイズを小さくすることが可能になる。

【0 1 5 6】

〔第 1 0 の実施の形態〕

第 1 0 の実施の形態では、上述した低インピーダンス高効率増幅器および低インピーダンスアイソレータの入出力端子の構造に関するものである。第 1 0 の実施の形態による低インピーダンス高効率増幅器の入出力端子の構造を、図 2 8 を用いて説明する。図 2 8 において、1 2 6 は、増幅する信号を受ける入力端子、1 2 7 は、電源端子、1 2 8 は、接地電圧を受けるグランド（GND）端子、1 2 9 は、増幅した信号を出力する出力端子である。端子 1 2 6，1 2 7，1 2 8 は、実質的に同じサイズ（幅）である。出力端子 1 2 9 の幅は、他の端子よりも大きくする。低インピーダンスアイソレータ 3 のパッケージに関しても、入出力インピーダンスに合わせて、入出力端子幅を調整する。

【0 1 5 7】

比較のため、従来の高効率増幅器 1 0 1 の入出力端子の構造について図 2 9 を用いて説明する。図 2 9 において、2 2 6 は、増幅する信号を受ける入力端子、2 2 7 は、電源端子、2 2 8 は、接地電圧を受けるグランド（GND）端子、2 2 9 は、増幅した信号を出力する出力端子である。端子 2 2 6，2 2 7，2 2 8，2 2 9 は、実質的にすべて同じサイズ（幅）である。これは、入力インピーダンスおよび出力インピーダンスがともに $50\ \Omega$ に統一されているためである。従来のアイソレータについても同様である。

【0 1 5 8】

これに対し、第 1 の実施の形態等において説明した低インピーダンス高効率増幅器 1 の出力インピーダンスおよび低インピーダンスアイソレータ 3 の入力インピーダンスは、 $3\sim 30\ \Omega$ である。そして、低インピーダンス高効率増幅器 1 の入力インピーダンスおよび低インピーダンスアイソレータ 3 の出力インピーダンスは $50\ \Omega$ である。このため、無線送信部を形成する基板の厚みおよび誘電率が一定の場合には、特性インピーダンスが $50\ \Omega$ と $10\ \Omega$ とで線路幅が異なる。このため、インピーダンスに応じて入出力端子までの伝送線路幅を変える必要がある。よって、たとえば、低インピーダンス高効率増幅器の場合には、入力端子に

比べて出力端子の端子幅を大きくする。これにより、幅の広い伝送線路との接続が容易になる。

【0 1 5 9】

〔第 1 1 の実施の形態〕

第 1 1 の実施の形態について、図 3 0 を用いて説明する。第 1 1 の実施の形態による無線送信部 2 1 0 0 は、図 3 0 に示されるように、低インピーダンス高効率増幅器 1 K、低インピーダンス伝送線路 2 および低インピーダンスアイソレータ 3 K を備える。

【0 1 6 0】

低インピーダンス高効率増幅器 1 K は、入力インピーダンスが標準値である 5 0 Ω を満たし、出力インピーダンスが標準値である 5 0 Ω より低い。低インピーダンスアイソレータ 3 K は、入力インピーダンスが標準値である 5 0 Ω より低く、出力インピーダンスが標準値である 5 0 Ω を満たす。

【0 1 6 1】

低インピーダンスアイソレータ 3 K は、入力整合回路 7 K およびアイソレータ本体 8 を含む。入力整合回路 7 K は、入力整合回路 7 A, 7 B, … と同様の構成を有する。

【0 1 6 2】

低インピーダンス高効率増幅器 1 K は、入力整合回路 1 0 4、1 段目アンプ 1 0 5、段間整合回路 1 0 6、2 段目アンプ 1 0 7 および出力整合回路 4 K を備える。出力整合回路 4 K は、高調波処理回路 5、結合回路 2 7 および基本波調整回路 6 を含む。

【0 1 6 3】

結合回路 2 7 は、電力を入力する入力端子と、入力端子とほぼ同じ電力を出力する第 1 出力端子 OUT 1 と、第 1 出力端子 OUT 1 と異なるレベルの信号が出力される第 2 出力端子 OUT 2 とを有する。第 2 出力端子 OUT 2 から第 1 出力端子 OUT 1 の出力の所定の割合の電力（小さい値）が出力される。

【0 1 6 4】

第 1 1 の実施の形態では、低インピーダンス高効率増幅器において、高調波処

理回路と出力と間に結合回路を設けることを特徴とする。高調波処理回路と結合回路の入力端子とを接続し、基本波調整回路の入力と結合回路の第 1 出力端子 O U T 1 とを接続する。これにより、結合回路 2 7 の第 2 出力端子 O U T 2 には、高効率増幅器の出力電力に応じた電力（第 1 出力端子 O U T 1 の値より小さい）が出力される。

【 0 1 6 5 】

第 2 出力端子 O U T 2 に電力量を測定する装置を接続することにより、低インピーダンス高効率増幅器の出力をモニタし、計算することが可能になる。

【 0 1 6 6 】

なお、上記例では、結合回路 2 7 を出力整合回路 4 K における高調波処理回路 5 と基本波調整回路 6 との間に接続した。しかしながら、結合回路 2 7 の接続は、低インピーダンス高効率増幅器の 2 段目アンプの出力と低インピーダンスアイソレータ 3 K のアイソレータ本体との間であれば、いずれの位置であってもよい。

【 0 1 6 7 】

〔第 1 2 の実施の形態〕

第 1 2 の実施の形態について、図 3 1 を用いて説明する。図 3 1 において、2 9 は、ボード、2 8 は、高効率増幅器測定用ソケット、3 0 は、高周波測定装置である。高効率増幅器測定用ソケットには、上述した低インピーダンス高効率増幅器 1 A, 1 B, … を装着する。

【 0 1 6 8 】

従来の高効率増幅器は入力インピーダンスおよび出力インピーダンスとがともに $50\ \Omega$ であるため通常の高周波測定装置で動作状態を測定することができる。

【 0 1 6 9 】

これに対して、上述した低インピーダンス高効率増幅器 1 (1 A, 1 B, …) の評価には、入力インピーダンスが低インピーダンス ($3\ \Omega \sim 30\ \Omega$) の測定装置が必要となる。したがって、低インピーダンス高効率増幅器 1 の評価に従来の高周波測定装置を使用したならば、従来の高周波測定装置の入力インピーダンスが $50\ \Omega$ に設定されているため、インピーダンスを $3\ \Omega \sim 30\ \Omega$ から $50\ \Omega$ に変

換するためのインピーダンス変換回路が必要になる。

【0 1 7 0】

しかしながら、高効率増幅器は負荷インピーダンスによって大きく性能が変わるためインピーダンス変換回路のわずかなばらつきによって測定値が変動してしまう。しかも、正確なインピーダンス変換回路を用意することは技術的にもコスト的にも困難である。

【0 1 7 1】

そこで、第 1 2 の実施の形態では、50Ω 対応の高周波測定装置 30 と低インピーダンス高効率増幅器との間に接続するインピーダンス変換回路として、低インピーダンスアイソレータ 3 を使用する。高効率増幅器測定用ソケット 28 に装着した低インピーダンス高効率増幅器に信号を入力し、低インピーダンスアイソレータ 3 の出力を高周波測定装置 30 で測定する。

【0 1 7 2】

この場合、高効率増幅器からみた高周波測定装置 30 の入力インピーダンスは高効率増幅器が実際に使用される携帯端末の実装ボードに実装された状態と極めて近い状態であるため、測定値と実際に使用される場合の値との差が小さくなる。これにより、実装状態に極めて近い状態で、低インピーダンス高効率増幅器を評価することができる。

【0 1 7 3】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【0 1 7 4】

【発明の効果】

本発明による高効率増幅器によれば、増幅素子と出力端子との間に高調波処理回路を備えることにより、高調波漏洩電力の低減および効率向上が実現できる。また、低インピーダンスの非可逆回路素子と接続されるため基本波整合回路が不要であり、消費電流を削減することができる。

【 0 1 7 5 】

特に、高調波処理回路を複数個設けることにより、高調波漏洩電力の除去効果を向上させることができる。特に、複数個の高調波処理回路を、共振周波数が互いに異なるように構成することにより、高調波漏洩電力の除去効果をさらに向上させることができる。

【 0 1 7 6 】

また、基本波調整回路を設けることにより、消費電流を抑えながら、インピーダンスの微調整を行なうことができる。

【 0 1 7 7 】

また、高調波処理回路は、容量素子と前記容量素子に結合される寄生インダクタとで構成することができる。

【 0 1 7 8 】

また、結合回路を増幅素子と出力端子との間に配置する。これにより、低インピーダンス高効率増幅器における動作を測定することができる。

【 0 1 7 9 】

本発明による高効率増幅器によれば、出力整合回路において容量素子を直列に接続しないように構成する。これにより、出力整合回路での直列コンデンサの直列抵抗による損失を低減することが可能になる。

【 0 1 8 0 】

本発明による高効率増幅器によれば、出力整合回路において直流バイアス成分をカットするための複数の容量素子を並列に配置する。これにより、直列コンデンサの直列抵抗による損失を低減することが可能になる。

【 0 1 8 1 】

本発明による高効率増幅器によれば、低インピーダンス高効率増幅器において、インピーダンスの調整が可能な低インピーダンス線路部を含む。これにより、基本波整合回路を設けずとも基本波に対するインピーダンスを容易に整合することができる。

【 0 1 8 2 】

本発明による高効率増幅器によれば、低インピーダンス高効率増幅器において

、信号径路に基板と異なる高誘電率基板を設ける。これにより、低インピーダンス伝送線路の線路幅を小さくすることができる。したがって、高効率増幅器を小型化することが可能になる。

【 0 1 8 3 】

本発明による高効率増幅器によれば、低インピーダンス伝送線路と G N D 配線との間の間隔を、標準インピーダンスである 50Ω 配線と G N D 配線との間の間隔よりも小さくする。これにより、低インピーダンス伝送線路の線路幅を小さくすることができる。したがって、高効率増幅器を小型化することが可能になる。

【 0 1 8 4 】

本発明による高効率増幅器によれば、入力端子のサイズと出力端子のサイズとを異なるサイズで形成する。これにより、容易に、入出力端子のそれぞれをインピーダンスの異なる伝送線路に結合することができる。

【 0 1 8 5 】

さらに本発明による無線送信部によれば、低インピーダンス高効率増幅器と低インピーダンス非可逆回路素子とを備え、高効率増幅器と低インピーダンス非可逆回路素子との間に高調波処理回路を配置する。これにより、高調波漏洩電力の低減および効率向上が実現できる。また、低インピーダンスの非可逆回路素子と接続されるため低インピーダンス高効率増幅器に基本波整合回路を配置する必要がないため、消費電流を削減することができる。

【 0 1 8 6 】

特に、高調波処理回路を複数個設けることにより、高調波漏洩電力の除去効果を向上させることができる。特に、複数個の高調波処理回路を共振周波数が互いに異なるように構成することにより、高調波漏洩電力の除去効果をさらに向上させることができる。

【 0 1 8 7 】

また、基本波調整回路を低インピーダンス高効率増幅器側に設けることにより、消費電流を抑えながら、インピーダンスの微調整を行なうことができる。

【 0 1 8 8 】

また、高調波処理回路は、容量素子と前記容量素子に結合される寄生インダク

タとで構成することができる。

【 0 1 8 9 】

また、結合回路を低インピーダンス高効率増幅器の増幅素子と出力端子との間に配置する。これにより、低インピーダンス高効率増幅器における動作を測定することができる。

【 0 1 9 0 】

本発明による無線送信部によれば、高効率増幅器に含まれる出力整合回路において容量素子を直列に接続しないように構成する。これにより、直列コンデンサの直列抵抗による損失を低減することが可能になる。一方、非可逆回路素子における入力整合回路に直流バイアス成分をカットするための容量素子を設ける。これにより、直流バイアス成分をカットすることができる。

【 0 1 9 1 】

本発明による無線送信部によれば、高効率増幅器における出力整合回路において直流バイアス成分をカットするための複数の容量素子を並列に配置する。これにより、直列コンデンサの直列抵抗による損失を低減することが可能になる。

【 0 1 9 2 】

本発明による無線送信部によれば、低インピーダンス高効率増幅器と低インピーダンス非可逆回路素子と、インピーダンスの調整が可能な低インピーダンス線路部とを備える。これにより、低インピーダンス高効率増幅器に基本波整合回路を設けずとも、基本波に対するインピーダンスを容易に整合することができる。

【 0 1 9 3 】

本発明による無線送信部によれば、低インピーダンス高効率増幅器と低インピーダンス非可逆回路素子とを備え、低インピーダンス伝送線路に無線送信部基板と異なる高誘電率基板を設ける。これにより、低インピーダンス伝送線路の線路幅を小さくすることができる。この結果、無線送信部を小型化することが可能になる。

【 0 1 9 4 】

本発明による無線送信部によれば、低インピーダンス高効率増幅器と低インピーダンス非可逆回路素子とを備え、低インピーダンス伝送線路と GND 配線との

間の間隔を、標準インピーダンスである 50Ω 配線と GND 配線との間の間隔よりも小さくする。これにより、低インピーダンス伝送線路の線路幅を小さくすることができる。この結果、無線送信部を小型化することが可能になる。

【0195】

本発明による無線送信部によれば、低インピーダンス高効率増幅器と低インピーダンス非可逆回路素子とを備え、低インピーダンス高効率増幅器において、入力端子のサイズと出力端子のサイズとを異なるサイズで形成する。これにより、容易に、入出力端子のそれぞれをインピーダンスの異なる伝送線路に結合することができる。

【0196】

本発明による測定装置によれば、低インピーダンス高効率増幅器に低インピーダンス非可逆回路素子を接続する。これにより、標準インピーダンス対応の測定器を用いて、低インピーダンス高効率増幅器の評価を行なうことができる。

【図面の簡単な説明】

【図1】 第1の実施の形態による無線送信部 1100 の主要部を示すブロック図である。

【図2】 基本波調整回路 6A の構成の一例をしめす回路図である。

【図3】 低インピーダンスアイソレータ 3 の構成の一例をしめす図である。

【図4】 従来の出力整合回路 108 の一構成例とインピーダンスとの関係を示す図である。

【図5】 高効率増幅器 1A とアイソレータ 3 との間のインピーダンスについて説明するための図である。

【図6】 従来の出力整合回路 108 の一構成例とインピーダンスとの関係を示す図である。

【図7】 高効率増幅器 1A とアイソレータ 3 との間のインピーダンスについて説明するための図である。

【図8】 高効率増幅器 1A とアイソレータ 3 との間のインピーダンスについて説明するための図である。

【図 9】 高調波処理回路を含む出力整合回路 2 3 0 の構成を示すブロック図である。

【図 1 0】 第 2 の実施の形態による無線送信部 1 2 0 0 の主要部を示すブロック図である。

【図 1 1】 高調波処理回路の構成の一例を示す回路図である。

【図 1 2】 高調波処理回路における共振周波数について説明するための図である。

【図 1 3】 第 2 の実施の形態による高調波処理回路 5, 1 0 における共振周波数の関係について説明するための図である。

【図 1 4】 従来の出力整合回路 1 0 8 の主要部の構成を示す図である。

【図 1 5】 第 3 の実施の形態による無線送信部 1 3 0 0 の主要部を示すブロック図である。

【図 1 6】 第 3 の実施の形態による出力整合回路 4 C の主要部の構成を示す図である。

【図 1 7】 第 3 の実施の形態による低インピーダンスアイソレータの構成を説明するための図である。

【図 1 8】 第 4 の実施の形態による出力整合回路 4 D の主要部の構成を示す図である。

【図 1 9】 第 5 の実施の形態による無線送信部 1 5 0 0 の主要部を説明するための図である。

【図 2 0】 (A), (B) は、第 5 の実施の形態による伝送線路幅の第 1 の調整手法を説明するための図である。

【図 2 1】 (A), (B) は、第 5 の実施の形態による伝送線路幅の第 2 の調整手法を説明するための図である。

【図 2 2】 第 6 の実施の形態による低インピーダンス伝送線路の構造を概念的に説明するための上面図である。

【図 2 3】 第 6 の実施の形態による低インピーダンス伝送線路の断面構造を説明するための図である。

【図 2 4】 第 7 の実施の形態による低インピーダンス伝送線路の断面構造

を概念的に説明するための図である。

【図 2 5】 第 8 の実施の形態による低インピーダンス伝送線路の構造を概念的に説明するための上面図である。

【図 2 6】 第 8 の実施の形態による低インピーダンス伝送線路の断面構造を概念的に説明するための図である。

【図 2 7】 第 9 の実施の形態による無線送信部基板における低インピーダンス伝送線路の構造について説明するための図である。

【図 2 8】 第 1 0 の実施の形態による入出力端子の構造について説明するための図である。

【図 2 9】 従来の高効率増幅器における入出力端子の構造について説明するための図である。

【図 3 0】 第 1 1 の実施の形態による無線送信部 2 1 0 0 の主要部を説明するための図である。

【図 3 1】 第 1 2 の実施の形態による低インピーダンス高効率増幅器の評価手法を示すための図である。

【図 3 2】 出力整合回路 2 3 0 の構成を示す回路図である。

【図 3 3】 従来の無線送信部 9 1 0 0 の主要部の構成について説明するための図である。


【図 3 4】 従来の無線送信部 9 2 0 0 の主要部の構成について説明するための図である。

【符号の説明】


1, 1 A, 1 B, 1 C, 1 K 低インピーダンス高効率増幅器、3, 3 A, 3 B, 3 C, 3 K 低インピーダンスアイソレータ、4 A, 4 B, 4 C, 4 D, 4 K 出力整合回路、5, 5 C, 1 0 高調波処理回路、6, 6 C 基本波調整回路、7 A, 7 B, 7 C, 7 K 入力整合回路、8 アイソレータ本体、2 0 高誘電率基板、2, 2 A, 2 B, 2 1, 2 1 A, 2 1 B, 5 0 低インピーダンス伝送線路、2 2 高効率増幅器基板、2 6 無線送信部基板、2 7 結合回路、1 2 2, 1 2 2 A, 1 2 2 B チップコンデンサ、1 1 0 0, 1 2 0 0, 1 3 0 0, 1 5 0 0, 2 1 0 0 無線送信部。

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 1 0】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 1 5】




【図 1 6】




【図 1 7】




【図 1 8】




【図 1 9】




【図 2 0】




【図 2 1】




【図 2 2】




【図 2 3】




【図 2 4】




【図 2 5】




【図 2 6】




【図 2 7】




【図 2 8】




【図 2 9】




【図 3 0】




【図 3 1】




【図 3 2】



【図 3 3】



【 図 3 4 】



【書類名】 要約書

【要約】

【課題】 消費電流が少なく高効率の高効率増幅器、当該高効率増幅器を備える無線送信装置、当該高効率増幅器を評価するための測定装置を提供する。

【解決手段】 低インピーダンス高効率増幅器 1 A は、低インピーダンスアイソレータ 3 A と接続される。低インピーダンス高効率増幅器 1 A は、複数のアンプと、基本波調整回路および最終段のアンプ 1 0 7 と低インピーダンスアイソレータ 3 A との間に配置される高調波処理回路を含む出力整合回路 4 A とを備える。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [0 0 0 0 0 6 0 1 3]

1. 変更年月日 1 9 9 0 年 8 月 2 4 日

[変更理由] 新規登録

住 所 東京都千代田区丸の内 2 丁目 2 番 3 号

氏 名 三菱電機株式会社